ispGDX 160V / VA
TM
在系统可编程
3.3V通用数字交叉点
TM
特点
•在系统可编程通用数字
CROSSPOINT家庭
- 高级架构的可编程地址
PCB互连，总线接口，并集成
跳线/开关更换
- “任意输入到输出的”路由
- 固定的高或低输出选件跳线/ DIP
模拟开关
- 节省空间的PQFP和BGA封装
- 专用的IEEE 1149.1标准的边界扫描
TEST
•高性能ê
2
CMOS
®
技术
• 3.3V核心供电
- 为3.5ns输入 - 输出/ 3.5ns的时钟到输出延迟*
- 250MHz的最大时钟频率*
- TTL / 3.3V / 2.5V兼容输入阈值和
输出电平（独立可编程） *
- 低功耗： 16.5毫安静态电流Icc *
- 24毫安我
OL
驱动器与可编程转换速率
控制选项
- PCI兼容的驱动能力*
- 施密特触发器输入以抑制噪声
- 电可擦除和可重复编程
- 非挥发性é
2
CMOS技术
• ispGDXV ™具有以下优点
- 3.3V在系统可编程利用边界扫描
测试访问端口（ TAP ）
- 改变秒互连
•灵活的架构
- 组合/锁定/注册输入或输出
- 与极性控制单个I / O三态控制
- 专用时钟/时钟使能输入引脚（ 4 ）或
从I / O引脚可编程时钟/时钟启用
(40)
- 单级4 ：1的动态路径选择（ TPD =为3.5ns ）
- 可编程宽MUX级联功能
支持高达16： 1 MUX
- 可编程的上拉，总线保持锁存器和Open
排水的I / O引脚
- 输出三态电期间（ “直播插入”
友情）
•设计支持，以通过莱迪思的ispGDX
开发软件
- MS Windows或NT /基于PC或Sun O / S
- 简单基于文本的设计输入
- 自动信号路由
- 项目多达100个ISP器件同时
- 模拟网表生成，便于主板级
模拟
*“ VA ”版本只有
功能框图
I / O引脚ð
ISP
控制
I / O引脚ç
I / O引脚
I / O
细胞
全球路由
池
（ GRP ）
I / O
细胞
边界
扫描
控制
I / O引脚B
描述
该ispGDXV / VA架构提供了一个快捷的家庭，
灵活的可编程器件，解决了各种
系统级的数字信号的路由和接口要求一
ments包括：
•多端口多处理器接口
•广泛的数据和地址总线复用
（如16 ： 1高速总线MUX ）
•可编程控制信号路由
（如中断， DMAREQs等）
•板级PCB信号路由的原型或
可编程总线接口
这些器件具有运算速度快，具有输入到输出
为3.5ns和时钟到输出延迟的信号延迟（TPD）
3.5ns.
该装置的结构包括一系列的
由全球Rout-互连可编程I / O单元
ING池（ GRP ） 。所有I / O引脚的输入直接进入GRP
或者注册或锁存，从而可以将它们路由到
所需的I / O输出。 I / O引脚输入被定义为4
集（A，B ，C，D ），其可使用的四个多路复用器输入端
版权所有©2000莱迪思半导体公司。所有的品牌或产品名称均为其各自所有者的注册商标。规格和此处信息
如有更改，恕不另行通知。
莱迪思半导体股份有限公司， 5555东北摩尔的Ct 。 ，俄勒冈州希尔斯伯勒97124 ， USA
电话： （ 503 ） 268-8000 ; 1-800- LATTICE ;传真（ 503 ） 268-8556 ; http://www.latticesemi.com
2000年7月
gdx160va_04
1
LATTICE [ LATTICE SEMICONDUCTOR ]
