特定网络阳离子
可编程逻辑器件和PLSI 1032E
功能框图
图1.可编程逻辑器件和PLSI 1032E功能框图
I / O 63
I / O 62
I / O 61
I / O 60
I / O 59
I / O 58
I / O 57
I / O 56
I / O 55
I / O 54
I / O 53
I / O 52
I / O 51
I / O 50
I / O 49
I / O 48
在7
在6
RESET
输入总线
通用
逻辑块
（ GLBs ）
D7
D6
输出布线区（ ORP ）
GOE 1 / IN 5
GOE 0 / 4 IN
D5
D4
D3
D2
D1
D0
C7
I / O 0
I / O 1
I / O 2
I / O 3
I / O 4
I / O 5
I / O 6
I / O 7
I / O 8
I / O 9
I / O 10
I / O 11
I / O 12
I / O 13
I / O 14
I / O 15
* SDI / IN 0
* MODE / IN 1
A0
A1
输出布线区（ ORP ）
A2
A3
A4
A5
A6
C6
输出布线区（ ORP ）
C5
I / O 47
I / O 46
I / O 45
I / O 44
I / O 43
I / O 42
I / O 41
I / O 40
I / O 39
I / O 38
I / O 37
I / O 36
I / O 35
I / O 34
I / O 33
I / O 32
全球
路由
池
（ GRP ）
C4
C3
C2
C1
C0
lnput巴士
A7
B0
B1
B2
B3
B4
B5
B6
B7
时钟
分配
网
输出布线区（ ORP ）
CLK 0
CLK 1
CLK 2
IOCLK 0
IOCLK 1
Megablock
* ISPEN / NC
* SDO / IN 2
* SCLK / IN 3
I / O 16
I / O 17
I / O 18
I / O 19
输入总线
I / O 20
I / O 21
I / O 22
I / O 23
I / O 24
I / O 25
I / O 26
I / O 27
*对可编程逻辑器件1032E只有ISP控制功能
该器件还具有64个I / O单元，其每一个是
直接连接到I / O引脚。每个I / O单元可
单独地编程为一个组合的输入，
注册输入，锁存输入，输出或双向
I / O引脚具有三态控制。信号电平为TTL
兼容电压和输出驱动器可以输出4
mA或下沉8毫安。每个输出可被编程
独立的快或慢的输出压摆率，以迷你
迈兹整体输出开关噪声。
八GLBs ， 16个I / O单元，两个专用输入和一个
ORP被连接在一起，使一个Megablock （见
图1）。八个GLBs的输出端连接到
通过ORP一组16个通用I / O单元。每一个可编程逻辑器件
和PLSI 1032E设备包含四个Megablocks 。
玻璃钢具有作为它的输入，从所有的输出
GLBs和所有的来自双向I / O单元的输入端。
所有这些信号被提供给的所述输入端
GLBs 。通过GRP有所延误扳平
尽量减少时序偏差。
在系统可编程逻辑器件和PLSI 1032E设备时钟SE-
lected使用时钟分配网络。四
专用时钟引脚（ Y0，Y1， Y2和Y3 ）被带入
配电网络，以及5个时钟输出（ CLK 0 ，
CLK 1 ， CLK 2 ， IOCLK 0和IOCLK 1）被提供给
线路时钟的GLBs和I / O单元。时钟Distri-
bution网络也可以从一个特殊的时钟驱动
GLB （C 0上的可编程逻辑器件和PLSI 1032E设备）。该
本GLB的逻辑允许用户创建一个内部
从内的内部信号的组合，时钟
装置。
2
I / O 28
I / O 29
I / O 30
I / O 31
Y0
Y1
Y2
Y3
lnput巴士
LATTICE [ LATTICE SEMICONDUCTOR ]
