可编程逻辑器件2064E
在系统可编程
超快™高密度PLD
特点
•超快高密度的系统内
可编程逻辑
- 2000 PLD门
- 64个I / O引脚，四个专用输入
- 64个寄存器
- 高速全球互联
- 宽输入选通高速计数器，国家
机，地址解码器等
- 小逻辑块大小为随机逻辑
- 100％的功能和JEDEC向上兼容
用可编程逻辑器件2064设备
•高性能ê
2
CMOS
®
技术
—
f
最大
= 200 MHz的最高工作频率
—
t
pd
= 4.5 ns的传播延迟
• TTL兼容的输入和输出
- 5V可编程逻辑核心
- ispJTAG ™系统内可编程通过IEEE 1149.1
（JTAG）的测试访问端口
- 用户可选择3.3V或5V的I / O支持混合
配电系统
- PCI兼容输出
- 漏极开路输出选项
- 电可擦除和可重复编程
- 非易失性
- 未使用的产品长期关机节省电源
•可编程逻辑器件提供了以下新增功能
- 提高生产良率，减少时间用于─
市场和提高产品质量
- 重新编程锡焊设备进行快速原型
•提供使用和快速的系统的易用性
可编程逻辑器件速度与密度和灵活性
现场可编程门阵列
- 完整的可编程器件可以结合胶
逻辑和结构化设计
- 增强的引脚锁定功能
- 三个专用时钟输入引脚
- 同步和异步时钟
- 可编程的输出压摆率控制，以
最大限度地降低开关噪声
- 灵活的引脚布局
- 优化的全球路由池提供全球
互联
• ispDesignEXPERT ™ - 逻辑编译器和COM-
完整的ISP器件设计系统免受高密度脂蛋白
合成THROUGH在系统编程
- 业绩卓越的品质
- 紧密集成了领先的CAE供应商工具
- 提高生产率的时序分析，探索
工具，时序仿真和ispANALYZER ™
- PC和UNIX平台
®
功能框图
输入总线
输出布线区（ ORP ）
B7
B6
B5
B4
A0
输出布线区（ ORP ）
输入总线
A2
GLB
逻辑
ARRAY
ð Q
ð Q
B1
ð Q
A3
A4
A5
A6
A7
B0
输出布线区（ ORP ）
输入总线
0139/2064E
描述
所述可编程逻辑器件2064E是一个高密度可编程逻辑
装置。该器件包含64个寄存器，64个通用
I / O引脚，四个专用输入引脚，三个专用
时钟输入引脚，两个专用的全球OE输入引脚和
全球路由池（ GRP ） 。玻璃钢提供的COM
所有这些元素之间的完整的互联互通。
在系统可编程逻辑器件2064E配备5V在系统programmabil-
性和系统诊断功能。在系统可编程逻辑器件
2064E提供的逻辑的非易失性可重编程性
以及互连，以提供真正的可重构
系统。
逻辑的可编程逻辑器件2064E设备上的基本单位是
通用逻辑块（ GLB ） 。该GLBs标记A0，A1
.. B7 （参照图1）。共有16 GLBs中是
可编程逻辑器件2064E设备。每个GLB是由四个
宏单元。每个GLB有18个输入，一个可编程
与/或/异或阵列，和四个输出从而可以
被配置为任一组合或注册。
投入到GLB来自GRP和专用
输入。所有的GLB的输出被带回了
GRP使得它们可以连接到任何输入
GLB设备上。
版权所有©1999莱迪思半导体公司的所有品牌或产品名称均为其各自所有者的注册商标。此处的规格和信息如有
更改，恕不另行通知。
莱迪思半导体股份有限公司， 5555东北摩尔的Ct 。 ，俄勒冈州希尔斯伯勒97124 ， USA
电话： （ 503 ） 268-8000 ; 1-800- LATTICE ;传真（ 503 ） 268-8556 ; http://www.latticesemi.com
2000年6月
2064e_05
1
输入总线
A1
ð Q
B2
输出布线区（ ORP ）
全球路由池
（ GRP ）
B3
LATTICE [ LATTICE SEMICONDUCTOR ]
