可编程逻辑器件2064VE
3.3V在系统可编程
高密度超快™ PLD
特点
•超快高密度可编程逻辑
- 2000 PLD门
- 64和32个I / O引脚版本，四个专用输入
- 64个寄存器
- 高速全球互联
- 宽输入选通高速计数器，国家
机，地址解码器等
- 小逻辑块大小为随机逻辑
- 100 ％的功能， JEDEC和引脚兼容
可编程逻辑器件2064V器件
• 3.3V低电压2064架构
- 接口与标准5V TTL器件
•高性能é
2
CMOS
®
技术
—
f
最大
= 280MHz *最大工作频率
—
t
pd
= *为3.5ns传输延迟
- 电可擦除和可重复编程
- 非易失性
- 100％测试在制造时
- 未使用的产品长期关机节省电源
•在系统可编程
- 3.3V在系统可编程（ ISP ™ ）使用
边界扫描测试访问端口（ TAP ）
- 漏极开路输出选件的灵活的总线接口
线或能力，可以方便的实现
或总线仲裁逻辑
- 提高生产良率，减少时间用于─
市场和提高产品质量
- 重新编程锡焊设备进行快速原型
• 100 ％的IEEE 1149.1边界扫描可测试
•使用和便于快速的系统运行速度
其密度和灵活性的FPGA可编程逻辑器件
- 增强的引脚锁定功能
- 三个专用时钟输入引脚
- 同步和异步时钟
- 可编程的输出压摆率控制
- 灵活的引脚布局
- 优化的全球路由池提供全球
互联
• ispDesignEXPERT ™ - 逻辑编译器和COM-
完整的ISP器件设计系统免受高密度脂蛋白
合成THROUGH在系统编程
- 业绩卓越的品质
- 紧密集成了领先的CAE供应商工具
- 提高生产率的时序分析，探索
工具，时序仿真和ispANALYZER ™
- PC和UNIX平台
*先进的信息
版权所有©2000莱迪思半导体公司的所有品牌或产品名称均为其各自所有者的注册商标。此处的规格和信息如有
更改，恕不另行通知。
®
功能框图
输入总线
输出布线区（ ORP ）
B7
B6
B5
B4
A0
输出布线区（ ORP ）
输入总线
A2
GLB
逻辑
ARRAY
ð Q
ð Q
B1
ð Q
A3
A4
A5
A6
A7
B0
输出布线区（ ORP ）
输入总线
0139A/2064V
描述
所述可编程逻辑器件2064VE是一个高密度可编程
在64和32个I / O引脚版本逻辑器件。该
器件包含64个寄存器，四个专用输入引脚，
三个专用时钟输入引脚，两个专用的全球
OE输入引脚和一个全球路由池（ GRP ） 。该
GRP提供了所有的完整的互联互通
这些元素。在系统的可编程逻辑器件2064VE特点
通过边界扫描测试AC-编程
塞斯端口（TAP） ，是100 ％的IEEE 1149.1边界
扫描测试。在系统可编程逻辑器件2064VE提供非易失性
逻辑的可重编程，以及在互连
NECT ，为客户提供真正的可重构系统。
逻辑的可编程逻辑器件2064VE设备上的基本单位是
通用逻辑块（ GLB ） 。该GLBs被标记为A0 ，
A 1 ... B7 （参照图1）。共有16 GLBs中是
可编程逻辑器件2064VE设备。每个GLB是由四个
宏单元。每个GLB有18个输入，一个可编程
与/或/异或阵列，和四个输出从而可以
被配置为任一组合或注册。
投入到GLB来自GRP和专用
输入。所有的GLB的输出被带回了
GRP使得它们可以连接到任何输入
GLB设备上。
莱迪思半导体股份有限公司， 5555东北摩尔的Ct 。 ，俄勒冈州希尔斯伯勒97124 ， USA
电话： （ 503 ） 268-8000 ; 1-800- LATTICE ;传真（ 503 ） 268-8556 ; http://www.latticesemi.com
2000年9月
2064ve_06
1
输入总线
A1
ð Q
B2
输出布线区（ ORP ）
全球路由池
（ GRP ）
B3
LATTICE [ LATTICE SEMICONDUCTOR ]
