欢迎访问ic37.com |
会员登录 免费注册
发布采购

ISPLSI2128VE180LB208 参数 Datasheet PDF下载

ISPLSI2128VE180LB208图片预览
型号: ISPLSI2128VE180LB208
PDF下载: 下载PDF文件 查看货源
内容描述: 3.3V在系统可编程SuperFAST⑩高密度PLD [3.3V In-System Programmable SuperFAST⑩ High Density PLD]
分类和应用:
文件页数/大小: 20 页 / 200 K
品牌: LATTICE [ LATTICE SEMICONDUCTOR ]
 浏览型号ISPLSI2128VE180LB208的Datasheet PDF文件第1页浏览型号ISPLSI2128VE180LB208的Datasheet PDF文件第3页浏览型号ISPLSI2128VE180LB208的Datasheet PDF文件第4页浏览型号ISPLSI2128VE180LB208的Datasheet PDF文件第5页浏览型号ISPLSI2128VE180LB208的Datasheet PDF文件第6页浏览型号ISPLSI2128VE180LB208的Datasheet PDF文件第7页浏览型号ISPLSI2128VE180LB208的Datasheet PDF文件第8页浏览型号ISPLSI2128VE180LB208的Datasheet PDF文件第9页  
特定网络阳离子
可编程逻辑器件2128VE
功能框图
图1.系统可编程逻辑器件2128VE功能框图( 128 -I / O和64 -I / O版本)
I / O 127
I / O 126
I / O 125
I / O 124
I / O 123
I / O 122
I / O 121
I / O 120
I / O 119
I / O 118
I / O 117
I / O 116
I / O 115
I / O 114
I / O 113
I / O 112
I / O 111
I / O 110
I / O 109
I / O 108
I / O 107
I / O 106
I / O 105
I / O 104
I / O 103
I / O 102
I / O 101
I / O 100
I / O 99
I / O 98
I / O 97
I / O 96
I / O 63
I / O 62
I / O 61
I / O 60
I / O 59
I / O 58
I / O 57
I / O 56
I / O 55
I / O 54
I / O 53
I / O 52
I / O 51
I / O 50
I / O 49
I / O 48
在7 *
在6 *
在7
在6
RESET
RESET
GOE 0
GOE 1
输入总线
输出布线区( ORP )
Megablock
通用逻辑
块( GLBs )
输出布线区( ORP )
D4
D3
D2
D1
D0
GOE 0
GOE 1
Megablock
输入总线
输出布线区( ORP )
在5
在4
C7
I / O 95
I / O 94
I / O 93
I / O 92
I / O 91
I / O 90
I / O 89
I / O 88
I / O 87
I / O 86
I / O 85
I / O 84
I / O 83
I / O 82
I / O 81
I / O 80
I / O 79
I / O 78
I / O 77
I / O 76
I / O 75
I / O 74
I / O 73
I / O 72
I / O 71
I / O 70
I / O 69
I / O 68
I / O 67
I / O 66
I / O 65
I / O 64
通用逻辑
块( GLBs )
D7
D6
D5
D7
D6
D5
D4
D3
D2
D1
D0
在5 *
4 *
C7
I / O 47
I / O 46
I / O 45
I / O 44
I / O 4
I / O 5
I / O 6
I / O 7
I / O 8
I / O 9
I / O 10
I / O 11
I / O 12
I / O 13
I / O 14
I / O 15
I / O 16
I / O 17
I / O 18
I / O 19
I / O 20
I / O 21
I / O 22
I / O 23
I / O 24
I / O 25
I / O 26
I / O 27
I / O 28
I / O 29
I / O 30
I / O 31
TDI / IN 0
TMS / IN 1
输出布线区( ORP )
I / O 0
I / O 1
I / O 2
I / O 3
输出布线区( ORP )
A0
C6
I / O 0
I / O 1
I / O 2
I / O 3
A0
C6
A1
C5
A1
C5
I / O 4
I / O 5
I / O 6
I / O 7
A2
A2
A3
输入总线
输出布线区( ORP )
C3
输入总线
输出布线区( ORP )
全球
路由
( GRP )
C4
输入总线
A3
全球
路由
( GRP )
C4
输出布线区( ORP )
I / O 43
I / O 42
I / O 41
I / O 40
C3
输入总线
A4
A4
C2
输出布线区( ORP )
C2
A5
C1
I / O 8
I / O 9
I / O 10
I / O 11
I / O 39
I / O 38
I / O 37
I / O 36
A5
C1
I / O 35
I / O 34
I / O 33
I / O 32
A6
C0
A6
C0
I / O 12
I / O 13
I / O 14
I / O 15
TDI / IN 0
TMS / IN 1
A7
A7
B0
B1
B2
B3
B4
B5
B6
B7
CLK 0
CLK 1
CLK 2
B0
B1
B2
B3
B4
B5
B6
B7
输出布线区( ORP )
输入总线
BSCAN
I / O 32
I / O 33
I / O 34
I / O 35
I / O 36
I / O 37
I / O 38
I / O 39
I / O 40
I / O 41
I / O 42
I / O 43
I / O 44
I / O 45
I / O 46
I / O 47
输出布线区( ORP )
输出布线区( ORP )
输入总线
BSCAN
I / O 16
I / O 17
I / O 18
I / O 19
I / O 20
I / O 21
I / O 22
I / O 23
I / O 24
I / O 25
I / O 26
I / O 27
I / O 48
I / O 49
I / O 50
I / O 51
I / O 52
I / O 53
I / O 54
I / O 55
I / O 56
I / O 57
I / O 58
I / O 59
I / O 60
I / O 61
I / O 62
I / O 63
TDO / IN 2
TCK / IN 3
TDO / IN 2
TCK / IN 3
I / O 28
I / O 29
I / O 30
I / O 31
Y0
Y1
Y2
0139B/2128VE
Y0
Y1
Y2
CLK 0
CLK 1
CLK 2
0139B/2128VE.64IO
*不适用于84 - PLCC设备
128 I / O 2128VE包含128个I / O单元,而64
I / O版本包含64个I / O单元。每个I / O单元直接
连接到I / O引脚,可以是单独亲
编程是一个组合的输入,输出或
双向I / O引脚具有三态控制。信号
电平与TTL兼容电压和输出驱动器
可源4毫安或汇8毫安。每个输出可
独立编程的快速或慢速输出转换
率,以减少整体输出开关噪声。设备
引脚可以安全地驱动到5V的信号电平,以支持
混合电压系统。
八GLBs , 32或16个I / O单元,两个专用输入和
两个或一个ORPS被连接在一起,使
Megablock (参见图1) 。八个GLBs的输出
被连接到由一组32个或16个通用I / O单元的
的两个或一个ORPS 。每一个可编程逻辑器件2128VE设备
包含四个Megablocks 。
玻璃钢具有作为其输入,从所有的输出
GLBs和所有的来自双向I / O单元的输入端。
所有这些信号被提供给的所述输入端
GLBs 。通过GRP有所延误扳平
尽量减少时序偏差。
在系统可编程逻辑器件2128VE器件的时钟都选择使用
专用时钟管脚。三个专用时钟引脚( Y0 ,
Y1,Y2 )或异步时钟可以在一个被选择
GLB基础。异步或乘积项时钟
可以在任意GLB生成用于其自己的时钟。
可编程的漏极开路输出
除了标准的输出结构,所述
在系统可编程逻辑器件2128VE的输出单独编程来
可燃的,无论是作为一个标准推拉输出或
漏极开路输出。图腾柱输出驱动
指定的VOH和VOL电平,而开漏
输出驱动器只能在指定的卷。上的VOH电平
开漏输出取决于外部负载和
拉。该输出配置由一个亲控制
可编程熔丝。默认配置时
设备是在批量擦除状态是图腾柱结构。
漏极开路/图腾柱的选择是通过选择
莱迪思的软件工具。
2