铅
免费
包
选项
可用！
可编程逻辑器件2192VE
3.3V在系统可编程
超快™高密度PLD
功能框图
输出路由池
F7 F6 F5 F4 F3 F2 F1 F0
A0
输出路由池
®
特点
•超快高密度的系统内
可编程逻辑
- 8000 PLD门
- 96 I / O引脚，九个或十二个专用输入
- 192寄存器
- 高速全球互联
- 宽输入选通高速计数器，国家
机，地址解码器等
- 小逻辑块大小为随机逻辑
- 引脚兼容系统可编程逻辑器件2096V和2096VE
• 3.3V低电压架构
- 接口与标准5V TTL器件
•高性能ê
2
CMOS
®
技术
—
f
最大
= 225MHz最高工作频率
—
t
pd
= 4.0ns传输延迟
- 电可擦除和可重复编程
- 非易失性
- 100％测试在制造时
- 未使用的产品长期关机节省电源
•在系统可编程
- 3.3V在系统可编程（ ISP ™ ）使用
边界扫描测试访问端口（ TAP ）
- 漏极开路输出选件的灵活的总线接口
功能，使Wired-轻松实现
或总线仲裁逻辑
- 提高生产良率，减少时间用于─
市场和提高产品质量
- 重新编程锡焊设备进行快速原型
• 100 ％的IEEE 1149.1边界扫描可测试
•使用和便于快速的系统运行速度
其密度和灵活性的FPGA可编程逻辑器件
- 增强的引脚锁定功能
- 三个专用时钟输入引脚
- 同步和异步时钟
- 可编程的输出压摆率控制
- 灵活的引脚布局
- 优化的全球路由池提供全球
互联
•无铅封装选项
输出路由池
E7 E6 E5 E4 E3 E2 E1 E0
D7
D5
输出路由池
ð Q
A1
A2
A3
A4
A5
A6
A7
B0 B1 B2 B3 B4 B5 B6 B7
输出路由池
D6
逻辑
ð Q
全球路由池（ GRP ）
ARRAY
ð Q
GLB
D4
D3
D2
D1
D0
ð Q
C0 C1 C2 C3 C4 C5 C6 C7
输出路由池
描述
所述可编程逻辑器件2192VE是一个高密度可编程
含192寄存器，九或12逻辑器件
专用输入引脚，三个专用时钟输入引脚，
两个专用的全球OE输入引脚和一个全球路由
游泳池（ GRP ） 。玻璃钢提供完整的互连互通
与所有这些元素。在系统可编程逻辑器件2192VE
功能在系统可编程通过Bound-
进制扫描测试访问端口（TAP ） ，是100 ％的IEEE
1149.1边界扫描测试。在系统可编程逻辑器件2192VE
提供了逻辑的非易失性可重编程，以及
作为互连，以提供真正的可重构系
TEMS 。
逻辑的可编程逻辑器件2192VE设备上的基本单位是
通用逻辑块（ GLB ） 。该GLBs标记A0，A1
.. F7（参见图1） 。共有48 GLBs的是
可编程逻辑器件2192VE设备。每个GLB是由四个
宏单元。每个GLB有18个输入，一个可编程
与/或/异或阵列，和四个输出从而可以
被配置为任一组合或注册。
投入到GLB来自GRP和专用
输入。所有的GLB的输出被带回了
GRP使得它们可以连接到任何输入
GLB设备上。
©2004莱迪思半导体公司的所有品牌或产品名称均为其各自所有者的注册商标。此处的规格和信息如有
更改，恕不另行通知。
莱迪思半导体股份有限公司， 5555东北摩尔的Ct 。 ，俄勒冈州希尔斯伯勒97124 ， USA
电话： （ 503 ） 268-8000 ; 1-800- LATTICE ;传真（ 503 ） 268-8556 ; http://www.latticesemi.com
2004年8月
2192ve_10
1
CLK0
CLK1
CLK2
0139/2192VE
LATTICE [ LATTICE SEMICONDUCTOR ]
