ispXPLD 5000MX家庭
3.3V ， 2.5V和1.8V在系统可编程
扩展可编程逻辑器件XPLD ™产品系列
2006年3月
数据表
TM
特点
■
灵活的多功能块（ MFB ）
架构
•
•
•
•
•
超宽™逻辑（最多136输入）
运算能力
单或双端口SRAM
FIFO
三元CAM
■
扩大了在系统可编程（ ispXP ™ ）
•即时通功能
•单芯片方便
•在系统通过IEEE 1532的可编程
接口
•在网络奈特雷侦察网络可配置通过IEEE 1532或
SYSCONFIG ™微处理器接口
•安全性设计
■
SYSCLOCK ™ PLL定时控制
•乘法和1到32之间的鸿沟
•时钟转换能力
•外部反馈能力
■
高速运行
• 4.0ns的管脚到管脚延迟， 300MHz的˚F
最大
•确定性时间
■
低功耗
•典型静态功耗： 20至50mA （ 1.8V ） ，
30至60mA （ 2.5 / 3.3V ）
• 1.8V核心的低动态功耗
■
的sysIO ™接口
• LVCMOS 1.8V，2.5V ， 3.3V
•可编程阻抗
•热插拔
- 灵活的总线维修（上拉，上拉
下来，总线保持或无）
- 开漏操作
• SSTL 2,3 （Ⅰ & Ⅱ）
• HSTL （I， III ， IV ）
• PCI 3.3
• GTL +
• LVDS
= LVPECL
• LVTTL
表1. ispXPLD 5000MX系列选购指南
ispXPLD 5256MX
宏单元
多功能模块
最大RAM位
最大CAM位
SYSCLOCK锁相环
t
PD
（传播延迟）
t
S
（寄存器建立时间）
t
CO
（寄存器时钟到输出时间）
f
最大
（最大工作频率）
系统门
I / O的
套餐
256引脚fpBGA
256
8
128K
48K
2
4.0ns
2.2ns
2.8ns
300MHz
75K
141
■
便于系统集成
• 3.3V （ 5000MV ） ， 2.5V （ 5000MB ）和1.8V
（ 5000MC ）电源工作
• 5V容限I / O为3.3 LVCMOS和LVTTL
接口
• IEEE 1149.1接口，用于边界扫描测试
•快速的sysIO CON组fi guration
•密度迁移
•多种密度和封装选项
• PQFP和FI NE间距BGA封装
•无铅封装选项
ispXPLD 5512MX
512
16
256K
96K
2
4.5ns
2.8ns
3.0ns
275MHz
150K
149/193/253
208 PQFP
256引脚fpBGA
484引脚fpBGA
ispXPLD 5768MX ispXPLD 51024MX
768
24
384K
144K
2
5.0ns
2.8ns
3.2ns
250MHz
225K
193/317
256引脚fpBGA
484引脚fpBGA
1,024
32
512K
192K
2
5.2ns
3.0ns
3.7ns
250MHz
300K
317/381
484引脚fpBGA
672引脚fpBGA
©2006莱迪思半导体公司莱迪思的所有商标，注册商标，专利和网站上列出的www.latticesemi.com/legal 。所有其他品牌
或产品名称均为其各自所有者的注册商标。本文中的说明和信息，如有变更，恕不另行通知。
www.latticesemi.com
1
5kmx_12.2
LATTICE [ LATTICE SEMICONDUCTOR ]
