功能说明
中的ispMACH 4A器件的基本架构(图1 )由多个,优化
PAL
®
块由一个中心交换矩阵互连。中央开关矩阵使
PAL块和路由输入到PAL块之间的通信。一起,在PAL
块和中心交换矩阵实现逻辑设计人员在单一制造大型设计
设备,而不必使用多个设备。
的关键在于能够有效地利用这些装置的位于所述互连方案。
在所述的ispMACH 4A架构中,宏单元FL exibly耦合到所述的乘积项
通过逻辑分配器,并在I / O引脚FL exibly耦合到由于该宏蜂窝
输出开关矩阵。此外,更多的输入路由选项的输入开关提供
矩阵。这些资源提供给科幻吨设计EF网络ciently所需要的灵活性。
PAL座
4
时钟
发电机
时钟/输入
引脚
注3
注2
中央开关矩阵
逻辑
ARRAY
输入
开关
矩阵
逻辑16
输出/
分配器
隐藏
用XOR
宏单元
16
16
8
注1
专用
输入引脚
16
PAL座
PAL座
I / O单元
33/
34/
36
输出开关矩阵
I / O
引脚
I / O
引脚
I / O
引脚
17466G-001
图1的ispMACH 4A框图和PAL块结构
注意事项:
1. 16的ispMACH 4A器件以1: 1的宏单元I / O单元的比例(见下页) 。
2.座时钟不去的I / O单元中M4A ( 3,5) -32/32 。
3. M4A (3,5) -192 ,M4A (3,5) -256 , M4A3-384和M4A3-512专用时钟引脚不能用作输入和做
未连接到中央开关矩阵。
的ispMACH 4A系列
5