OUTPUT ENABLE
产品条款
(适用于银行
I / O单元)
0 1
1 1
V
CC
1 0
0 0
从输出
MACROCELL
TO SWITCH
矩阵
埋
MACROCELL
( MACH 2只)
14051K-007
图7. I / O单元
SPEEDLOCKING有保证固定定时
独特的MACH 1 & 2架构是专为高性能,一个是满足指标
两个原始速度,甚至更重要的是,
保证网络连接的固定的速度。
开关的设计
矩阵和PAL块保证一个固定的引脚至引脚延时是独立要求的逻辑
由设计。其他非格/ Vantis的CPLD器件产生严重的时间延迟产品的条款扩大
超出了他们典型的4个或5个产品任期限制(图8) 。速度
和
SpeedLocking结合起来,
使设计人员方便地访问在当今的设计中所需的性能。
MACH 1 & 2 SpeedLocking
•专利架构
•独立的路径
•逻辑/路由独立
•保证固定时间
•最多每路输出16产品条款
非MACH
=变量
•路径依赖
•逻辑/路由依赖时滞
•不可预测
• 4-5个产品条款之前延迟
SpeedLocking
11
10
TPD ( NS )
9
8
7
6
5
8.8纳秒
并行扩展延迟
6.6纳秒
5.8纳秒
5纳秒
5 PT
10磅
15 PT
14051K-001
10.4纳秒
非MACH
7.4纳秒
MACH 1 & 2
产品条款
图8.定时在1马赫& 2与非MACH设备
12
MACH 1 & 2科