表9.逻辑分配
MACROCELL
M0
M1
M2
M3
M4
M5
M6
M7
M8
M9
M10
M11
M12
M13
M14
M15
可用集群
C0, C1, C2
C0, C1, C2, C3
C1, C2, C3, C4
C2, C3, C4, C5
C3, C4, C5, C6
C4, C5, C6, C7
C5, C6, C7, C8
C6, C7, C8, C9
C7, C8, C9, C10
C8, C9, C10, C11
C9, C10, C11, C12
C10, C11, C12, C13
C11, C12, C13, C14
C12, C13, C14, C15
C13, C14, C15
C14, C15
宏小区可以被配置为注册
锁定或组合。与逻辑组合
分配器，在登记的结构可以是任意的
标准的触发器类型。宏蜂窝提供内部
反馈是否配置有或没有倒装
触发器，和宏蜂窝是否驱动一个I / O元件。
触发器的时钟取决于选定的模式
宏蜂窝。在同步模式中，任何在PAL的
由时钟发生器产生的时钟模块可
使用。在异步模式中，附加的选择
任一单个产品长期时钟的边缘是
可用。
初始化可以处理作为银行的一部分
通过PAL模块的初始化条件宏，如果在
同步模式，或者单独地，如果在异步
模式。在同步模式中，在PAL块之一
可分别用于预置和重置产品条款。该
交换功能决定了其产品的长期驱动器
它的功能。这使得初始化极性的COM
相容性与MACH 1和2串联。在异步
模式中，可以使用一个产品术语要么以驱动复位
或预设。
宏蜂窝和输出开关矩阵
该MACH445有16个宏单元，它可以一半
驱动I / O引脚;这一选择是由输出开关制成
矩阵。每个宏单元可以驱动四个I / O单元之一。
所述允许的组合示于表2。请
参见图1为宏蜂窝和I / O引脚
号。
表2.输出开关矩阵组合
MACROCELL
M0, M1
M2, M3
M4, M5
M6, M7
M8, M9
M10, M11
M12, M13
M14, M15
I / O引脚
I/O0
I/O1
I/O2
I/O3
I/O4
I/O5
I/O6
I/O7
路由到I / O引脚
I / O5 ，I / O6 ，I / O7 ， I / O0
的I / O6 ，I / O7 ， I / O0 ， I / O1
的I / O 7 ， I / O0 ， I / O1 ， I / O2
I / O0 ， I / O1 ， I / O2 ， I / O3
I / O1 ， I / O2 ， I / O3 ，I / O4
I / O2 ， I / O3 ，I / O4 ，I / O5
的I / O 3 ，I / O 4 ，I / O 5 ，I / O6
I / O4 ， I / O5 ， I / O6 ， I / O7
可用宏单元
M0, M1, M2, M3, M4, M5, M6, M7
M2, M3, M4, M5, M6, M7, M8, M9
M4, M5, M6, M7, M8, M9, M10, M11
M6, M7, M8, M9, M10, M11, M12, M13
M8, M9, M10, M11, M12, M13, M14, M15
M10, M11, M12, M13, M14, M15, M0, M1
M12, M13, M14, M15, M0, M1, M2, M3
M14, M15, M0, M1, M2, M3, M4, M5
在I / O单元
在MACH445的I / O元件包括一个三态
缓冲器和一个输入触发器。在I / O元件是由一个从动
宏蜂窝的，所选择的输出开关
矩阵。每个I / O单元可以从八一它的输入
宏单元。三态缓冲器由一个控制
个别产品的术语。输入触发器可以是
配置寄存器或锁存器。无论是直接I / O
信号和所述注册/锁存信号提供给
输入开关矩阵，并且可以同时使用
如果需要的话。
JTAG测试
JTAG是常用缩写用于IEEE
标准1149.1-1990 。 JTAG标准定义
输入和输出管脚，逻辑控制功能，并
指令。格/ Vantis的已将此标
准到MACH445设备。
JTAG标准被开发作为一种手段
同时提供板级和器件级测试。
6
MACH445-12/15/20
LATTICE [ LATTICE SEMICONDUCTOR ]
