需要注意的是预置和复位控制FL IP- FL运算，而不是输出引脚。的输出电平被确定
由输出极性选择。
上电复位
所有的IP- FL FL OPS功率达为逻辑低电平可预测的系统初始化。的输出
PALCE22V10将取决于编程输出极性。在V
CC
崛起必须是单调的，
和复位延迟时间是最大1000ns最大。
注册PRELOAD
在PALCE22V10寄存器可以从输出引脚预装方便实用
测试复杂的状态机的设计。此功能允许直接加载任意状态，
使其经过长时间的测试向量序列不必要周期来达到所需的状态。在
另外，从非法状态的转换可以通过加载非法状态和观察进行校验网络版
适当的恢复。
安全位
编程和VERI网络阳离子后， PALCE22V10的设计可以通过编程来保证
安全EE位。一旦编程，该位失败的内部程序模式的回读
通过器件编程器，确保来自竞争对手的专利设计。当安全位
编程时，该阵列会读，仿佛每一位被擦除，并预载将被禁用。
该位只能在与整个图形的消失一起被擦除。
编程和擦除
在PALCE22V10可以在标准逻辑程序员进行编程。它也可被擦除至
重置以前CON连接gured设备恢复到未编程状态。自动擦除是
通过编程的硬件完成。不需要特殊的擦除操作。
质量和可测试性
该PALCE22V10提供的内置的质量非常高的水平。该装置的可擦性提供
核实所有的AC和DC性能参数的直接手段。此外，本VERI音响上课
完全可编程性和该装置的功能，以提供最高的编程
产量和后期编程功能的产量在同行业中。
技术
高速PALCE22V10是用纤维制作的Vantis “先进的电可擦除（ EE ） CMOS
流程。该阵列连接形成成熟的EE细胞。输入和输出的设计
能与TTL兼容的设备。该技术提供了强大的输入钳位二极管，输出
摆率控制，以及接地基板清洁切换。
PCI法规遵从
在PALCE22V10H设备-5 / -7 / -10速度等级完全符合
PCI局部
巴士特定网络阳离子
由PCI特殊兴趣组公布的。该PALCE22V10H的预测
时间确保符合设计的PCI AC特定网络阳离子独立。
零待机电源模式
该PALCE22V10Z采用零待机功耗模式。当没有输入切换为
较长时间（一般为50纳秒） ，该PALCE22V10Z将进入待机状态，关机
PALCE22V10和PALCE22V10Z家庭
5
LATTICE [ LATTICE SEMICONDUCTOR ]
