最终科幻
COM'L ： -10
IND ： -20
PALLV16V8-10和PALLV16V8Z -20
低电压，零功耗的20引脚EE CMOS
通用可编程阵列逻辑
特色鲜明
x
低电压运行， 3.3 V兼容JEDEC
x
x
x
x
x
x
x
x
x
x
x
x
— V
CC
= + 3.0V至+ 3.6V
引脚和功能与所有20引脚兼容PAL
®
器件
电可擦除的CMOS技术提供侦察网络可配置逻辑和充分的可测试性
直插式替代PAL16R8系列
设计采用两个3.3 V和5 V逻辑接口
作为注册的可编程输出或组合任意组合
可编程输出极性
可编程的启用/禁用控制
预加载输出寄存器可测性
上电自动复位寄存器
高性价比的20引脚塑料DIP ， PLCC和SOIC封装
丰富的第三方软件和编程器支持
经过全面测试的100 ％的编程和功能的产量和高可靠性
概述
该PALLV16V8是内置有低电压，高速，电可擦除一个先进的PAL设备
CMOS技术。它与所有的20针GAL器件在功能上兼容。宏蜂窝
提供了一个通用的器件结构。该PALLV16V8将直接更换PAL16R8 ，与
除了PAL16C1的。
该PALLV16V8Z提供了待机零功耗和高速。在30-
µ
A最大待机
电流， PALLV16V8Z允许电池供电的操作延长的时间。
该PALLV16V8利用加总产品（AND / OR）熟悉的架构，允许用户
轻松实现复杂的逻辑功能和EF网络ciently 。组合逻辑的多级可
总是沦为加总产品的形式，采取了非常宽的输入门的优点
可在PAL器件。该公式是通过浮动栅极单元编程到器件
中的与逻辑阵列可电擦除。
在网络连接固定的或阵列允许每个输出八个数据产品方面的逻辑功能。总和
这些产品的饲料输出宏单元。每个宏单元可以为注册进行编程或
组合具有高电平有效或低电平有效输出。输出CON组fi guration由下式确定
两个全局位和1位当地控制四个多路复用器在每个宏单元。
出版＃
17713
Amendment/0
启：
E
发行日期：
1998年11月
LATTICE [ LATTICE SEMICONDUCTOR ]
