LT1161
应用信息
秒杀可以与电源和假行程带来巨大破坏
电流检测比较器。
开启
ΔV / ΔT
通过加入简单的控制
在图中所示的网络6。该网络利用
的，该MOSFET用作源极跟随器的事实
在导通。因此，
ΔV / ΔT
上的源可以是
通过控制受控
ΔV / ΔT
在栅极：
∂
V V
−
V
TH
=
∂
t 10
5
×
C1
其中，V
TH
是MOSFET的栅极阈值电压。乘法
ING ç
负载
本次
ΔV / ΔT
产生的电流的值
秒杀。例如，若V
+
= 24V, V
TH
= 2V ，和C1 = 0.1μF ，
ΔV / ΔT
= 2.2V / ms的，造成了2.2A导通尖峰成
1000μF 。网络中的二极管和第二电阻器
确保快速限流关断。
当关闭一个容性负载，的源
MOSFET可以“挂机”如果负载电阻不
放电ç
负载
尽可能快的栅极被拉低。
如果是这样的话，一个二极管可能必须从加入
源闸门，以防止V
GS （ MAX）
被超过。
电流限制
延迟网络
V
+
V
+
DS
LT1161
ΔV / ΔT
控制网
1N4148
100k
G
C1
100k
1RFZ24
1N4148
C
D
R
D
(≤10k)
24V
脱扣延时时间（ 1 = R
D
C
D
)
+
+
C
负载
1161 F06
图6 。
ΔV / ΔT
控制和限流延迟
加入限流延迟
当容性负载被切换或在非常嘈杂的
的环境中，最好是添加延迟在漏
以防止电流检测通道误跳闸（感性
负载通常不需要延迟） 。这是通过
由图6 r所示限流延迟网络
D
U
W
U
U
和C
D
拖延漏极电流高达过电流跳闸
大约10
×
I
SET
上面所述的二极管导通
并提供即时的关断（参见图7）。
保证
定时器，C的正确操作
D
必须是
≤
C
T
.
10
1
0.1
0.01
1
10
100
MOSFET漏极电流（ 1 = SET CURRENT ）
L1161 F07
图7.限流延迟时间
印刷电路板分流
1盎司的薄层电阻。铜包钢约
5
×
10
–4
Ω /平方
同的温度系数
+ 0.39 ％ / ℃。由于LT1161漏感的阈值有
类似的温度系数（ + 0.33％ /℃） ，此报价
近零的TC电流检测用的可能性
“免费”漏检测电阻做出来的PC跟踪材料。
保守的方法是使用宽0.02"每个
1A电流盎司的。铜。结合LT1161漏
检测门限与1盎司铜薄膜电阻
结果在一个简单的表达式为宽度和长度：
宽度（ 1盎司铜） = 0.02"
×
I
SET
长度（ 1盎司铜） = 2"
宽度为2盎司铜将被减半，而长度
将保持不变。
弯曲部可并入电阻器，以减少
空间;每个弯曲是相当于约0.6
×
宽直的长度。开尔文连接应
通过从所述端部运行单独的迹线采用
电阻回的LT1161 V
+
和检测引脚。看
关于印刷更多信息，应用笔记53
电路板分流。
1161fa
+
7
LINER [ LINEAR TECHNOLOGY ]
