ADVANCE INFORMATION
L9D345G72BG5
4.5 Gb, DDR3, 64 M x 72 Integrated Module (IMOD)
T
ABLE
3 - B
ALL
/S
IGNAL
L
OCATION AND
D
ESCRIPTION
C
ONTINUED
Ball Assignments
L6
Symbol
ODT
Type
Description
tance internal to the DDR3 SDRAM. When enabled in normal operation, ODT is only applied
to each of the following signals: DQ[63:0], LDQSx, LDQSx\, UDQSx, UDQSx\, UDMx and
LDMx. The ODT input is ignored if disabled via the LOAD MODE register command. ODT is
referenced to VrefCA.
Input On-Die Termination:
ODT enables (when registered HIGH) and disables termination resis-
G11
RESET\
Input RESET:
An input control pin, active LOW referenced to Vss. The RESET\ input receiver is a
CMOS input defined as a rail to rail signal with DC HIGH
≥
0.8 x Vcc and DC LOW
≤
0.2 x
VccQ. RESET\ assertion and de-assertion are asynchronous.
E6, E10, L12, F5, K5,
F7, F11, L10, G6, L7
E7, E11, N12, E5, N5,
F8, F10, L11, F6, K6
A2, B1, B2,
C1, C2, D2,
D1, E1
D3, D4, C3,
C4, B3, B4,
A3, A4
A13, A14, B13,
B14, C13, C14,
D13, D14
E16, D16, D15,
C15, C16, B15,
B16, A15
T15, R16, R15,
P16, P15, N15,
N16, M16
N14, N13, P14,
P13, R14, R13,
T14, T13
T4, T3, R4,
R3, P4, P3,
N4, N3
LDQSx,
LDQSx\
UDQSx,
UDQSx\
DQ
0,
DQ
1,
DQ
2,
DQ
3,
DQ
4,
DQ
5,
DQ
6,
DQ
7
Input Data Strobe, LOW Byte (per WORD):
Output, edge-aligned with READ data. Input, center-
aligned with WRITE data.
Input Data Strobe, HIGH Byte (per WORD):
Output, edge-aligned with READ data. Input, center-
aligned with WRITE data.
I/O
Data Input/Output:
LOW Byte, LOW WORD (WORD 1). Pin referenced to VrefDQ.
DQ
8,
DQ
9,
DQ
10,
I/O
DQ
11,
DQ
12,
DQ
13,
DQ
14,
DQ
15
DQ
16,
DQ
17,
DQ
18,
I/O
DQ
19,
DQ
20,
DQ
21,
DQ
22,
DQ
23
DQ
24,
DQ
25,
DQ
26,
I/O
DQ
27,
DQ
28,
DQ
29,
DQ
30,
DQ
31
DQ
32,
DQ
33,
DQ
34,
I/O
DQ
35,
DQ
36,
DQ
37,
DQ
38,
DQ
39
DQ
40,
DQ
41,
DQ
42,
I/O
DQ
43,
DQ
44,
DQ
45,
DQ
46,
DQ
47
DQ
48,
DQ
49,
DQ
50,
I/O
DQ
51,
DQ
52,
DQ
53,
DQ
54,
DQ
55
Data Input/Output:
HIGH Byte, LOW WORD (WORD 1). Pin referenced to VrefDQ.
Data Input/Output:
LOW Byte, WORD 2. Pin referenced to VrefDQ.
Data Input/Output:
HIGH Byte, WORD 2. Pin referenced to VrefDQ.
Data Input/Output:
LOW Byte, WORD 3. Pin referenced to VrefDQ.
Data Input/Output:
HIGH Byte, WORD 3. Pin referenced to VrefDQ.
Data Input/Output:
LOW Byte, HIGH WORD (WORD 4). Pin referenced to VrefDQ.
LOGIC Devices Incorporated
www.logicdevices.com
9
High Performance, Integrated Memory Module Product
Jul 06, 2009 LDS-L9D345G72BG5-A
LOGIC [ LOGIC DEVICES INCORPORATED ]
