LF48908
设备公司
二维卷积器
数据路径，而“ B”的操作数是
从ALU注册服用。该
ALU注册使用CIN装
7-0
和EALU 。随着EALU高，数据
从CIN
7-0
被装入ALU
寄存器在CLK的上升沿。
与EALU LOW时，数据被保持在
ALU的寄存器。由于CIN
7-0
还
用来加载控制逻辑寄存
TER值，因此能够改写数据中
这些寄存器，如果CS和LD活跃
加载ALU注册时。
因此，特别必须小心
确保CS和LD不
写ALU活动时
注册。
可编程行缓冲器
这两个内部行缓冲区提供
延迟需要执行两
二维卷积。该行
缓冲区的功能就像8位串行移位
同一个用户可编程寄存器
从1到1024的阶段延迟（这是
能够选择的1个延迟级或
2 ，但是这会导致无意义结果
为3×3的内核卷积） 。该
行缓冲区的长度是通过行集
长度寄存器（见行的长度
寄存器部分） 。行缓冲器
串联连接，以提供
适当的像素信息的
乘法器阵列。串级输出
（ CASO
7-0
）提供了一个2X行延迟
输入数据，允许级联
LF48908s来处理较大的帧
和/或内核尺寸。如果超过1024
所需的延迟级，能够
使用外部缓冲器行和绕行
在内部行缓冲区。位的0
初始化寄存器确定
内部或外部的行缓冲器是
使用。如果第0位是“0”时，内部行
缓冲器的使用。如果第0位是“ 1”，则
内部行缓冲区被绕过
外部行缓冲器可以使用。
3×3的阵列乘法器
乘法器阵列包括9
8×8位乘法器。活跃
系数注册供应
器系数，以每个乘法器，
而象素数据来自
数据输入路径和行缓冲器。该
阵列形成一个加总，导致产品
通过中列出的方程所定义
网络连接gure 3 。
控制逻辑
四组寄存器， ALU的微
码，列长度，初始化，并
系数，定义了控制逻辑
部分。这些寄存器被更新
经滤波的图像数据是在输出
数据输出总线（ DOUT
19-0
） 。这
总线被注册的三态
司机facilatate使用一个标准
微处理器系统总线。
数据输入
图像数据被输入到3× 3
卷积器采用DIN
7-0
。目前的数据
在DIN
7-0
被锁存到一个编程
在上升梅布尔流水线延迟
CLK的边缘。可编程
流水线延迟（1到4个时钟周期）
允许输入的同步
数据在多个LF48908s是
级联在一起，进行较大
卷积。这个延迟是亲
通过初始化寄存器gramed
（见表3）。的图像数据格式，
未签名或二进制补码，也
该寄存器控制。
系数数据被输入到3× 3
卷积器使用两种Coef-
够的寄存器（ CREG
0
或CREG
1
).
该系数寄存器载入
通过CIN
7-0
使用A
2-0
，CS和
LD控制。的系数数据
格式，无符号或二进制补
精神疾病，是由了初始化确定
置寄存器。
算术逻辑单元
所述输入数据路径的ALU与移位
允许像素点的操作是
输入的图像上执行的。
这些操作包括算术
功能的，逻辑的掩蔽，和左/
右移。 10位ALU微
码寄存器控制各种
操作。这三个高位
控制的移动量和方向
而七低位确定
算术或逻辑运算。
执行上移位操作
ALU的输出。这种转变
操作是独立的
算术或逻辑运算
ALU 。
表1和表2示出的操作
ALU的微码注册。在“A”
操作数来从DIN输入
F
IGURE
3.
M
ULTIPLIER
A
RRAY
O
安输出
滤波核
A
D
G
B
E
H
C
F
I
PIXEL输入数据
P1
P4
P7
P2
P5
P8
P3
P6
P9
乘法器阵列输出= A（ P1） + B（ P2） + C （ P3 ）
+ D（ P4） + E（ P5 ） + F（ P6 ）
+ G（ P7） + H （P8） + I （ P9）
视频影像产品
4
08/9/2000–LDS.48908-J
LOGIC [ LOGIC DEVICES INCORPORATED ]
