欢迎访问ic37.com |
会员登录 免费注册
发布采购

LMU112PC25 参数 Datasheet PDF下载

LMU112PC25图片预览
型号: LMU112PC25
PDF下载: 下载PDF文件 查看货源
内容描述: 12× 12位并行乘法器 [12 x 12-bit Parallel Multiplier]
分类和应用:
文件页数/大小: 6 页 / 49 K
品牌: LOGIC [ LOGIC DEVICES INCORPORATED ]
 浏览型号LMU112PC25的Datasheet PDF文件第2页浏览型号LMU112PC25的Datasheet PDF文件第3页浏览型号LMU112PC25的Datasheet PDF文件第4页浏览型号LMU112PC25的Datasheet PDF文件第5页浏览型号LMU112PC25的Datasheet PDF文件第6页  
LMU112
设备公司
12× 12位并行乘法器
LMU112
设备公司
12× 12位并行乘法器
描述
LMU112
是一个高速,低
功耗12位并行乘法器建
采用先进的CMOS技术。
该LMU112是引脚和功能
与飞兆半导体的MPY112K兼容。
A和B的输入操作数是
装载到它们各自的寄存器
在单独的上升沿
时钟输入( CLK A和CLK B) 。
二进制补码或无符号
震级操作数都是accommo-
通过操作控制位日( TC )
其沿着与乙加载
操作数。操作数指定
是在2的补码格式
当TC置位和无符号
当TC被拉高幅度。
是不允许的混合模式操作。
为二的补码的操作数,则
17最显著位在输出端
异步乘法器阵列
移1位位置的左边。
这样做是为了丢弃冗余
符号位的副本,这是在
最显著位的位置,并
由1位扩展位的精度。
那么结果被截断为16
的MSB和加载到输出
在CLK B的上升沿,寄存器
输出寄存器的内容
通过三态缓冲器提供
通过断言OE 。当OE是DE-
置,所述输出(r
23-8
)是在
高阻抗状态。
特点
u
u
u
u
25 ns的最坏情况乘法时间
低功耗CMOS技术
替换仙童MPY112K
二进制补码或无符号
操作数
u
三态输出
u
封装类型:
• 48引脚PDIP
• 52引脚PLCC , J形引线
LMU112 B
LOCK
D
IAGRAM
A
11-0
12
CLK一
CLK B
一注册
TC
B
11-0
12
B注册
24
格式调整
16
结果寄存器
OE
16
R
23-8
1
08/16/2000–LDS.112-K