LS7083NS‐14
2013年6月
正交时钟转换器
产品特点：
•
•
•
•
•
•
•
X1和X4模式选择
高达16MHz的输出时钟频率
可编程的输出时钟的脉冲宽度
片内滤波的输入，光学或磁性编码器的应用
TTL和CMOS兼容的I / O
+ 3V至+ 12V的操作（V
DD
– V
SS
)
LS7083NS-14
（ SOIC ） -
参见图1 。
引脚分配
顶视图
应用范围：
•
接口增量式编码器，以加/减计数器
（见图6A和6B）
描述：
该
LS7083NS-14
是CMOS正交时钟转换器。得到的正交时钟信号
从光学或磁性编码器中，当施加到所述的A和B输入
LS7083NS-14
转换为向上时钟和时钟下的字符串。这些输出
可以使用标准的加/减计数器的方向和位置直接连接
感测所述的编码器。
输入/输出说明：
V
DD
（ 2脚）
电源电压的正极。
RBIAS （引脚3 ）
输入外部组件连接。接此输入之间的电阻
V
SS
调节输出时钟的脉冲宽度（T
OW
） 。为了正常工作，输出时钟
脉冲宽度必须小于或等于A，B的脉冲间隔（T
OW
≤
T
PS
).
V
SS
（引脚4 ）
电源电压的负端。
A（引脚5 ）
正交时钟输入A.此输入滤波电路，以验证输入逻辑电平
消除编码器抖动。
B（引脚10 ）
正交时钟输入B.此输入滤波电路相同的输入A.
模式（引脚11 ）
模式是一个三态输入选择分辨率X1，X2 ， X4或。所选的分辨率
倍频输入正交时钟速率分别由1,2,3和4;在生产
输出UPCK / DNCK和CLK （参照图2）。
该模式的输入逻辑电平选择分辨率如下：
逻辑0 = X1浮= X2逻辑1 = X4
7083NS-14-062713-1
图1 。
DNCK （引脚12 ）
这是向下时钟输出。此输出
由低向脉冲的产生当A
输入滞后的B输入端。
UPCK （引脚13 ）
这是UP时钟输出。此输出由
当A输入导致的低脉冲信号产生
B输入端。
.
LSI [ LSI COMPUTER SYSTEMS ]
