UL
®
LSI / CSI
LSI计算机系统有限公司1235惠特曼路，梅尔维尔，纽约州11747
RBIAS
V
DD
(+V )
V
SS
(-V )
A
1
2
3
4
LS7183N
LS7184N
（ 631 ） 271-0400传真（ 631 ） 271-0405
2009年4月
引脚分配 - 顶视图
A3800
正交时钟转换器
产品特点：
•为x1，x2和x4分辨率
•可编程输出脉冲宽度（ 200纳秒至140μs ）
•输出脉冲宽度调节优秀
• TTL和低电压CMOS兼容的I / O
• + 3V至+ 12V的操作（V
DD
- V
SS
)
•
LS7183N ， LS7184N
（ DIP ） ;
LS7183N -S LS7184N -S
（ SOIC ） -
见图1
应用范围：
•接口增量式编码器，以加/减计数器
（参见图6A和图6B）
•接口旋转编码器数字电位器
（参见图7 ）
描述：
该
LS7183N
和
LS7184N
是CMOS正交时钟转换器。
从光学或磁性编码器，当得到的正交时钟信号
适用的A和B输入
LS7183N
/
LS7184N,
是CON-
verted以向上时钟和向下时钟（ LS7183N ）的字符串或一个
时钟和向上/向下方向控制（ LS7184N ） 。这些输出
可以使用标准的加/减计数器的方向直接连接
化和位置感知编码器。
输入/输出说明：
RBIAS
（引脚1）
输入外部组件连接。电阻连接BE-
Tween会在此输入和V
SS
调节输出时钟的脉冲宽度（牵引） 。
V
DD
（ 2脚）
电源电压的正极。
V
SS
（引脚3 ）
电源电压的负端。
A，B
（ 4脚， 5脚）
正交时钟输入端A和B.定向输出脉冲现象通常
根据图从A和B的时钟ated 。 2， A和B输入端有
内置的免疫力噪声信号小于50ns的时间（验证
延迟，T
VD
） 。 A和B输入的发生过程中抑制
一个方向输出时钟（ UPCK或DNCK ），从而杂散时钟
从编码器产生的抖动都将被拒绝。
模式
（引脚6 ）
模式是一个三态输入选择分辨率X1，X2或X4 。输入
正交时钟速率乘以1 ， 2和4中为x1，x2因素
和x4模式，分别在生产，输出UP / DN时钟
（参见图2） 。由MODE输入逻辑选择为x1，x2和x4模式
级别如下：
模式= 0
： X1选择
模式= 1
： X2选择
模式=浮动： X4选择
8
7
UPCK
DNCK
模式
B
LSI
LS7183N
6
5
RBIAS
V
DD
(+V )
V
SS
(-V )
A
1
2
3
4
8
7
6
5
图1
CLK
UP / DN
模式
B
LS7183N - DNCK
（引脚7 ）
In
LS7183N,
这是向下时钟输出。此输出CON-
低脉冲信号的sists时产生的输入滞后于B
输入。
LS7184N - UP / DN
（引脚7 ）
In
LS7184N,
这是计数方向指示输出。
当A输入超前于B输入时， UP / DN输出为高电平
这表明计数方向是向上。当A输入滞后
的B输入端， UP / DN输出变低，指示计
方向是向下。
LS7183N - UPCK
（引脚8 ）
In
LS7183N,
这是UP时钟输出。此输出由
低脉冲信号时产生的输入超前于B IN-
放。
LS7184N - CLK
（引脚8 ）
In
LS7184N,
这是组合UP时钟和DOWN
时钟输出。在任一时刻的计数方向指示
通过UP / DN输出（引脚7 ） 。
注意：
对于
LS7184N,
CLK和UP / DN重新定时
张塌塌米，该计数器与接口
LS7184N
指望
的CLK脉冲的上升沿。
LSI
LS7184N
7183N/84N-042709-1
LSI [ LSI COMPUTER SYSTEMS ]
