UL
®
LSI / CSI
LSI计算机系统有限公司1235惠特曼路，梅尔维尔，纽约州11747
TRIGGER
时钟选择
振荡器
外部时钟
V
DD
(-V)
LS7210
（ 631 ） 271-0400传真（ 631 ） 271-0405
1998年2月
引脚分配 - 顶视图
A3800
可编程数字延时定时器
产品特点：
•
可编程延迟从6毫秒"Infinity"
•可级联的顺序事件或扩展延迟
• + 4.75V至+ 15V操作（VSS -V
DD
)
•片上振荡器或外部时钟时基
•高噪声抗扰度
• LS7210 （ DIP ） ， LS7210 -S （ SOIC ） - 参见图1
描述：
该LS7210是一款单片MOS集成电路，可编程
数字计时器，可以产生在6ms的到无穷大的范围内的延迟。
该延迟是由在组合5二进制加权的输入位进行编程
和灰与提供时基。该芯片可以在四个操作
不同的模式：操作延迟，延迟释放，双重延迟
和单次。这些模式由控制输入A选择
和B.
输入/输出说明：
振荡器输入
（引脚5 ）
内部振荡器的频率是由一个RC网络设置CON-
已连接到OSC的输入，如图2的标称骨质
cillator频率f ，在室温下通过f≈1 / RC ，其中R定
值的范围从最小47KΩ的，最高3MΩ 。
注意：
从芯片的振荡精确到芯片RC的固定值，
为+ 10 ％。 （零件可以提供更严格的公差。 ）
B
1
A
2
3
14
13
12
V
SS
(+V)
OUT
WB0
WB1
WB2
WB3
WB4
LSI
LS7210
图1
4
5
11
10
9
8
6
7
表1.加权BITS ASSIGNMENTS
输入
WB0
WB1
WB2
WB3
WB4
价值
1
2
4
8
16
例如：
为25的加权因子，输入WB4 ， WB3 ，并
外部时钟输入
（引脚6 ）
WB0应编程为逻辑0 。
如果不使用内部振荡器，该芯片可以通过一个EX-驱动
内部时钟施加到该输入端。
模式选择输入A，B
（引脚2,1）
该芯片可以被编程以四种不同的模式下操作
时钟选择输入
（引脚4 ）
通过将逻辑电平输入A和B中所示
内部振荡器或外部时钟选择合适的表2中模式选择输入进入输入闩
逻辑电平施加到该输入端。逻辑1选择外部时钟上课时基时钟的下降沿。这些输入
和逻辑0选择内部振荡器。 （见注1 ）
而延迟时间过程中不应该被改变。 （见
注1 ）
触发输入
（引脚3 ）
表2.模式选择
正或触发输入一个负跳变启动延迟
在打开或关闭输出。负跳变总是开启
控制
模式
输出具有或不具有延迟取决于所选择的模式。一
A
B
在触发输入的上升沿始终关闭输出（带
1
1
双延迟
除了单次模式），带或不带延时取决于
1
0
推迟发布
所选择的模式。该延迟是时基的一个功能频
0
1
延迟操作
频率和在所述加权位编程的加权因子IN-
0
0
单次
放。触发输入进入输入与neg-锁
所选择的时基时钟的ative边缘。之后，所有的时序开始
OUT输出
（引脚13 ）
锁已经成立。 （见注1 ）
输出为漏极开路FET 。为了获得适当的切换
逻辑0和1电平之间的输出，一个外部上拉下来再
体管到V
DD
必须使用。如果输出仅作为一个电流
加权因子输入， WB0 - WB4
（引脚12-8 ）
源，没有这样的下拉是必要的。输出为逻辑IN-
从触发输入到输出的延迟是由AP- verted相对于所述触发输入编程。
行走1的二进制补码的加权数在这5个输入。
（见注1 ）的精确公式，延迟时间为：
V
SS
, V
DD
（引脚14 ， 9 ）
电源电压正，负端子。
(1 + 1, 023N)
f
=振荡频率
延迟
=
注1 ：
这些输入具有内部上拉电阻。
f
N
=加权因子
7210-041700-1
LSI [ LSI COMPUTER SYSTEMS ]
