LSI / CSI
UL
®
LS7211-7212
（ 631 ） 271-0400传真（ 631 ） 271-0405
1997年6月
LSI计算机系统有限公司1235惠特曼路，梅尔维尔，纽约州11747
A3800
可编程数字延时定时器
产品特点：
•8位可编程延迟从纳秒到数天
•片上振荡器（ RC或晶体）或外部时钟时基
•可选的预分频器的实时延迟产生的基础
在为50Hz / 60Hz的时基或32.768kHz的时钟晶体
•四种工作模式
•复位输入延迟中止
•低静态电流和工作电流
•直接驱动继电器
• + 4V至18V +操作（V
DD
-V
SS
)
• LS7211 / LS7212 （ DIP ） ， LS7211 -S / LS7212 -S （ SOIC ） - 参见图1
描述：
该LS7211 / LS7212是单片CMOS集成税务局局长
cuits用于生成数字可编程延迟。 DE-的
业外人士是由8个二进制加权的输入， WB0 - WB7 ，在控制
与所施加的时钟或振荡器的频率配合使用。
编程的时间延迟表现在延迟
输出（OUT）的操作模式的功能选择
通过模式选择输入A和B ：单次触发，延迟
操作，延迟释放或双延迟。时间延迟是
在触发输入（ TRIG ）的过渡启动。
I / O描述：
模式选择输入（A &B ，引脚1 & 2 ）
在4种工作模式由输入A和B选择
根据表1中
表1.模式选择
A
0
0
1
1
B
0
1
0
1
模式
单次（ OS ）
延迟操作（ DO ）
延迟释放（ DR ）
双延迟（ DD）的
A
B
V
DD
(+V)
RC / CLOCK
RCS / CLKS
PSCLS
RESET
V
SS
(-V)
OUT
1
2
3
18
17
16
引脚分配 - 顶视图
TRIG
WB0
WB1
WB2
WB3
WB4
WB5
WB6
WB7
LSI
LS7211
4
5
6
7
8
9
15
14
13
12
11
10
A
B
V
DD
(+V)
XTLI / CLOCK
XTLO
PSCLS
RESET
V
SS
(-V)
OUT
1
2
18
17
16
15
14
13
12
11
10
TRIG
WB0
WB1
WB2
WB3
WB4
WB5
WB6
WB7
3
4
5
6
7
8
9
LSI
LS7212
图1
每路输入都有约500KΩ内部上拉电阻。
单次触发模式（ OS ）
在触发输入一个正跳变到OUT
转低，无延迟，启动延时定时器。在
编程的延时超时结束， OUT切换高。
如果延迟超时正在进行时正跳变
发生在触发输入，延时定时器将重新启动。
在触发输入一个负的过渡没有任何效果。
延迟操作模式（ DO ）
在触发输入端的上升沿开始延时时序
呃。在延迟超时结束时，OUT变低。一
在触发输入的负跳变输出到开关
高刻不容缓。 OUT为高时触发低。
7211-041700-1
延迟释放模式（ DR ）
在触发输入端的负跳变启动延时时序
呃。在延迟超时结束时，OUT切换高。一
在触发输入阳性变导致输出到开关
低刻不容缓。输出为低电平时触发高。
双延迟模式（ DD ）
在触发输入的正或负跳变开始
延时定时器。在延时超时， OUT的结束
切换到逻辑状态，这是触发的逆
输入。如果延迟超时正在进行时的过渡
发生在触发输入，延时定时器将重新启动。
LSI [ LSI COMPUTER SYSTEMS ]
