欢迎访问ic37.com |
会员登录 免费注册
发布采购

LS7213 参数 Datasheet PDF下载

LS7213图片预览
型号: LS7213
PDF下载: 下载PDF文件 查看货源
内容描述: 可编程数字延时定时器 [PROGRAMMABLE DIGITAL DELAY TIMER]
分类和应用:
文件页数/大小: 4 页 / 46 K
品牌: LSI [ LSI COMPUTER SYSTEMS ]
 浏览型号LS7213的Datasheet PDF文件第2页浏览型号LS7213的Datasheet PDF文件第3页浏览型号LS7213的Datasheet PDF文件第4页  
UL
®
LSI / CSI
LSI计算机系统有限公司1235惠特曼路,梅尔维尔,纽约州11747
D3
D2
A
B
V
SS
(-V)
LS7213
( 631 ) 271-0400传真( 631 ) 271-0405
2001年8月
引脚分配
顶视图
1
LSI
2
3
14
13
12
A3800
可编程数字延时定时器
产品特点:
八定时范围
四种模式
• RC控制片上振荡器
•上电复位( POR )
•复位输入延迟中止
•互补输出
•延时功能于进度指示器输出
• LS7213 ( DIP ) , LS7213 -S ( SOIC ) - 参见图1
应用
延时继电器,用于HVAC设备和工业控制。
描述
该LS7213是一款单芯片CMOS集成电路的产生
可编程的时间延迟。该延迟是由一个逻辑跃迁启动
化在触发输入和完成延迟标记
通过的状态,并在输出1和输出2的输出的变化。三IN-
放, D1,D2和D3的选择1 - 8的比例因子,第延迟, TD是
由表达式, TD = s / f时的rc ,其中f的rc是频率相关的送
在由内部振荡器产生的RC的输入。外部重
体管,电容器对连接到RC管脚控制振荡器
频率。有四种操作模式由输入A选择
和B的操作模式是:
接通延时( OND ) ,断开延时( OFD ) ,双延时( DLD )和一步法
射击( OST ) 。这些模式如下所述:
接通延时( OND )模式
在触发输入一个正跳变启动接通延时定时器。在
延迟输出1月底开关低,输出2切换高。一
在触发输入负跳变,立即中止任何导通
延缓正在进行中。如果触发输入切换低,输出1 ,如果低
将切换高,输出2 ,如果将高转换低刻不容缓。该
输出2在前面的描述中的状态仅适用于FlashEn
输入为低电平触发输入转换的时间。看到输出2
销部分为一个完整的描述。
关闭延迟( OFD )模式
在触发输入负跳变启动断开延时定时器。
在延迟结束时输出1切换高和输出2切换低。
在触发输入一个正跳变,立即中止任何场外
延缓正在进行中。如果触发输入切换高,输出1 ,如果高
将切换低,输出2 ,如果将低转高刻不容缓。该
输出2在前面的描述中的状态仅适用于FlashEn
输入为低电平触发输入转换的时间。看到输出2
销部分为一个完整的描述。
双延时( DLD )模式
在双延迟模式下,对于正和产生的延迟
负跳变,使触发器输入。在正转换
触发输入启动接通延时定时器并中止任何断开延时时序
荷兰国际集团中的进展。在延迟结束时输出1切换低和输出2
切换高。在触发输入负跳变启动
断开延时定时器和中止任何对延迟时序进度。在
延迟输出1月底开关高,输出2开关低。该
输出2在前面的描述中的状态仅适用于FlashEn
输入为低电平触发输入转换的时间。看到输出2
销部分为一个完整的描述。
7213-082101-1
V
DD
(+V)
OUT1
OUT2
RESET
RC
TRIGGER
D1
FLASHEN
LS7213
4
5
11
10
9
8
6
7
图1
单次( OST )模式
在触发输入一个正跳变输出1至开关
低和输出2立即切换高和启动单稳
延时定时器。在延迟结束时输出1切换高和Out2的
切换低。因此,在实际上,在触发一个正跳变IN-
放产生一个负脉冲,在输出1和一个正脉冲,在
输出2 。单稳态延时计时器重新开始一切积极
触发的过渡,从而使所述输出1和输出2脉冲宽度
可伸展到任何时间通过定期重新触发。负转录
习得的触发输入无效。输出2中的状态
上面的描述仅适用于FlashEn输入为低电平的
触发输入转换时间。见一对输出2引脚部分
完整描述。
输入/输出
以下是所有的输入/输出引脚和一个描述其
功能。
延迟选择输入: D1 , D2 , D3
(引脚3 ,引脚2 ,引脚1 )
适用于这三个输入的逻辑状态使用户能够
选择比例因子s和用于产生延迟,TD, fromTrigger IN-
根据表1投入输出1 /输出2输出。延迟赋予
由表达式:
TD = S / FRC ,
其中, s是比例因子,以及FRC是振荡器频率在
该RC输入。表1中的样品的延迟是基于一个骨质
cillator频率, FRC = 10kHz的。
表1.延迟选择
D3
0
0
0
0
1
1
1
1
D2
0
0
1
1
0
0
1
1
D1
0
1
0
1
0
1
0
1
s
1x10
3
1x10
4
1x10
5
60x10
3
60x10
4
60x10
5
3600x10
3
3600x10
4
TD ( = S / FRC
)
0.1sec
1.0sec
10.0sec
0.1min
1.0min
10.0min
0.1hr
1.0hr
D1 , D2和D3输入具有内部上拉下拉电阻