欢迎访问ic37.com |
会员登录 免费注册
发布采购

LS7212N 参数 Datasheet PDF下载

LS7212N图片预览
型号: LS7212N
PDF下载: 下载PDF文件 查看货源
内容描述: 可编程数字延时定时器 [PROGRAMMABLE DIGITAL DELAY TIMER]
分类和应用:
文件页数/大小: 8 页 / 211 K
品牌: LSI [ LSI COMPUTER SYSTEMS ]
 浏览型号LS7212N的Datasheet PDF文件第2页浏览型号LS7212N的Datasheet PDF文件第3页浏览型号LS7212N的Datasheet PDF文件第4页浏览型号LS7212N的Datasheet PDF文件第5页浏览型号LS7212N的Datasheet PDF文件第6页浏览型号LS7212N的Datasheet PDF文件第7页浏览型号LS7212N的Datasheet PDF文件第8页  
LSI / CSI
UL
®
LS7211N-7212N
( 631 ) 271-0400传真( 631 ) 271-0405
2009年7月
LSI计算机系统有限公司1235惠特曼路,梅尔维尔,纽约州11747
A3800
产品特点:
•8位可编程延迟从微秒到数天
•片上振荡器( RC或晶体)或外部时钟时基
•可选的预分频器的实时延迟产生的基础
在为50Hz / 60Hz的时基或32,768Hz手表晶体
•四种工作模式
•复位输入延迟中止
•低静态电流和工作电流
•直接驱动继电器
• + 3V至+ 18V的操作(V
DD
- V
SS
)
LS7211N , LS7212N
( DIP ) ;
LS7211N -S LS7212N -S
( SOIC )
-
见图1
-
可编程数字延时定时器
引脚分配 - 顶视图
1
2
3
18 TRIG
17 WB0
16 WB1
A
B
V
DD
(+V)
RC / CLOCK
RCS / CLKS
PSCLS
RESET
V
SS
(-V)
OUT
LSI
LS7211N
4
5
6
7
8
9
15 WB2
14
WB3
13 WB4
12 WB5
11 WB6
10 WB7
描述:
LS7211N
LS7212N
是CMOS集成电路的
生成数字可编程延迟。该延迟是CON-
WB7 ,中联 - 由8个二进制加权输入, WB0受控
与所施加的时钟或振荡器的频率。编程
时间延迟表现在延迟输出(OUT ),其功能
通过模式选择输入选择的操作模式和灰
A和B :单次触发,延迟操作,延迟释放或双
延误。的时间延迟被触发的过渡发起
输入( TRIG ) 。
I / O描述:
模式选择输入A & B
(引脚1 & 2 )
在4种工作模式由输入A和B选择
根据表1中
表1.模式选择
A
0
0
1
1
B
0
1
0
1
模式
单次( OS )
延迟操作( DO )
延迟释放( DR )
双延迟( DD)的
A
B
V
DD
(+V)
XTLI / CLOCK
XTLO
PSCLS
RESET
V
SS
(-V)
OUT
1
2
3
4
5
6
7
8
9
18 TRIG
17 WB0
16 WB1
15 WB2
14 WB3
13 WB4
12 WB5
11 WB6
10 WB7
图1
LSI
LS7212N
每路输入都有约500KΩ内部上拉电阻。
单次触发模式( OS )
在触发输入一个正跳变输出到开关
低,无延迟,启动延时定时器。在该结束
编程的延迟超时, OUT切换高。如果延迟时间
出过程中,当一个正向翻转发生在触发
输入时,延时定时器将重新启动。在负跳变
的触发输入无效。
延迟操作模式( DO )
在触发输入端的上升沿启动延时定时器。在
延迟超时结束时,OUT变低。负
在触发输入转换导致OUT无需切换高
延时。 OUT为高时触发低。
7211N-07209-1
延迟释放模式( DR )
在触发输入端的负跳变启动延时时序
呃。在延迟超时结束时,OUT切换高。一
在触发输入阳性变导致输出到开关
低刻不容缓。输出为低电平时触发高。
双延迟模式( DD )
在触发输入的正或负跳变开始
延时定时器。在延时超时, OUT的结束
切换到逻辑状态,这是触发的逆
输入。如果延迟超时正在进行时的过渡
发生在触发输入,延时定时器将重新启动。