MV78100
硬件规格
2.2.13
MPP接口引脚分配
表16 ： MPP接口引脚分配
引脚名称
I / O
P在
TY P·E
CMOS
动力
R A IL s
VDDO_D
D E SC ř IP缇
MPP [11：0 ]
T / S
I / O
多功能引脚
各种功能
注意：
这些引脚具有内部上拉电阻。
多功能引脚
各种功能
注意：
这些引脚具有内部上拉电阻。
MPP [ 23:12 ]
T / S
I / O
CMOS
VDDO_C
2.2.14
JTAG接口引脚分配
表17 ： JTAG针脚分配
引脚名称
I / O
P在
TY P·E
CMOS
动力
R A IL s
VDDO_A
描述
JT_CLK
I
JTAG时钟
时钟输入JTAG控制器。
注意：
该引脚内部下拉至0 。
JTAG复位
当断言，复位JTAG控制器。
注意：
该引脚内部下拉至0 。
1
CPU JTAG模式选择
控制CPU JTAG控制器的状态。
取样与JT_CLK的上升沿。
注意：
该引脚在内部上拉至1 。
核心JTAG模式选择
控制核心JTAG控制器的状态。
取样与JT_CLK的上升沿。
注意：
该引脚在内部上拉至1 。
JTAG数据输出
驱动上JT_CLK的下降沿。
在JTAG数据
JTAG串行数据输入。取样与JT_CLK上升沿。
注意：
该引脚在内部上拉至1 。
JT_RSTn
I
CMOS
VDDO_A
JT_TMS_CPU
I
CMOS
VDDO_A
JT_TMS_CORE
I
CMOS
VDDO_A
JT_TDO
O
CMOS
VDDO_A
JT_TDI
I
CMOS
VDDO_A
1.如果这个下拉与其他设备冲突， JTAG工具不能使用此信号。这个信号是不是强制性的
JTAG接口，因为在TAP （测试访问端口）可以通过驱动JT_TMS信号高电平为5 JT_CLK周期进行复位。
如果JT_RSTn不使用它应该连接到复位信号。否则，内部下拉电阻将保持TAP
控制器处于复位状态。
MV- S104552 - U0 Rev. D的
第38页
文档分类：专有信息
©2008 Marvell公司
2008年，初步12月6日，
MARVELL [ MARVELL TECHNOLOGY GROUP LTD. ]
