1.5GB （ 8梅格×48位× 4 -银行） SDRAM
引脚说明
97SD3248
VCC
NC
VSS
NC
D47
D31
D15
VSSQ
VCCQ
NC
CS6
CS4
CS2
CLK2
NC
DQM6
DQM4
DQM2
D46
D30
D14
VCCQ
VSSQ
D45
D29
D13
D44
D28
D12
NC
VSS
NC
VCC
VCC
VSS
NC
CKE6
CKE5
CKE4
CKE3
CKE2
CKE1
WE
A12
VSSQ
VCCQ
A11
A10
A9
A8
A7
A6
A5
VCCQ
VSSQ
A4
A3
A2
A1
A0
BA1
BA0
RAS
CAS
VSS
VCC
VCC
NC
VSS
NC
NC
VSSQ
VCCQ
NC
CS5
CS3
CS1
CLK1
NC
DQM5
DQM3
DQM1
D35
D19
D3
VCCQ
VSSQ
D34
D18
D2
D33
D17
D1
D32
D16
D0
VSS
NC
VCC
内存
VCC
VSS
NC
D43
D27
D11
D42
D26
D10
D41
D25
D9
VSSQ
VCCQ
D40
D24
D8
D39
D23
D7
VCCQ
VSSQ
D38
D22
D6
D37
D21
D5
D36
D20
D4
VSS
VCC
该97SD3248下设6 ，8梅格×8位× 4 -银行，死亡。
CKE 1-6 ， 1-6的CS和DQM 1-6对应于模中的一个：
CKE1 ， CS1和DQM1控制D0 - D7
CKE2 ， CS2和DQM2控制D8 - D15
CKE3 ， CS3和DQM3控制D16 - D23
CKE4 ， CS4和DQM4控制D24 - D31
CKE5 ， CS5和DQM5控制D32 - D39
CKE6 ， CS6和DQM6控制D40 - D47
05年2月4日修订版3
所有数据表如有变更，恕不另行通知
2
©2005麦克斯韦技术
版权所有。
MAXWELL [ MAXWELL TECHNOLOGIES ]
