P2M1
（地址= 96H ，端口2模式寄存器1 ，复位值= 0000,0000B ）
7
6
5
4
3
2
1
0
P2M1.7
P2M1.6
P2M1.5
P2M1.4
P2M1.3
P2M1.2
P2M1.1
P2M1.0
P3M0
（地址= B1H ，端口3模式寄存器0 ，复位值= 0000,0000B ）
7
6
5
4
3
2
1
0
P3M0.7
P3M0.6
P3M0.5
P3M0.4
P3M0.3
P3M0.2
P3M0.1
P3M0.0
P3M1
（地址= B2H ，端口3模式寄存器1 ，复位值= 0000,0000B ）
7
6
5
4
3
2
1
0
P3M1.7
P3M1.6
P3M1.5
P3M1.4
P3M1.3
P3M1.2
P3M1.1
P3M1.0
P4M0
（地址= B3H ， 4端口模式寄存器0 ，复位值= 0000,0000B ）
7
6
5
4
3
2
1
0
P4M0.7
P4M0.6
P4M0.5
P4M0.4
P4M0.3
P4M0.2
P4M0.1
P4M0.0
P4M1
（地址= B4H ， 4端口模式寄存器1 ，复位值= 0000,0000B ）
7
6
5
4
3
2
1
0
P4M1.7
P4M1.6
P4M1.5
P4M1.4
P4M1.3
P4M1.2
P4M1.1
P4M1.0
10.1.1准双向I / O
端口引脚工作在准双向模式类似于标准8051端口引脚。准双向口可
用作输入和输出，而不需要重新配置的端口。这是可能的，因为当端口
输出逻辑高电平时，驱动能力很弱，允许外部装置将其拉低。当该引脚输出低电平，
它的驱动能力很强，可吸收相当大的电流。有在准双向三个上拉晶体管
输出用于不同的目的。
其中一个上拉电阻，称为“极弱上拉” ，开启时只要端口寄存器的引脚包含
一个逻辑“1”。这种非常弱上拉一个非常小的电流将引脚上拉为高则悬空。一
第二个上拉，称为“弱上拉” ，打开时端口寄存器的引脚包含逻辑“ 1”和
销本身也为逻辑“1 ”电平。这种上拉提供了主要的电流源准双向
引脚输出为1。如果引脚被拉低外部设备，这个弱上拉关闭，只
极弱上拉保持打开。为了将该引脚拉低这些条件下，外部器件不得不吸收
足够的电流，过功率弱上拉和拉下面的输入阈值电压的端口引脚。第三
拉被称为“强”上拉。这种上拉用于加速由低到高的转换上一个准
双向端口引脚时，从逻辑“0”端口寄存器变为逻辑“1” 。当这发生时，强
拉打开两个CPU时钟，快速将端口引脚拉高。
准双向端口配置如图10-1所示。准双向口带有一个施密特
触发输入噪声抑制。
图10-1 。准双向I / O
37
MPC82G516A数据表
笙泉
MEGAWIN [ MEGAWIN TECHNOLOGY CO., LTD ]
