EVB71121
300〜 930MHz接收器
评估板说明
1.3
框图
VCC
IFSEL
MODSEL
LNAO2
MIXO
MIXN
VEE
2
LNAO1
MIXP
VEE
9
10
11
12
14
17
100k
16
100k
DF2
13
RSSI
DF1
3
6
4
5
27
24
ASK
OA1
SW1
100k
100k
DFO
18
LNAI1
1
LNA1
MIX1
MIX2
IFF
IFA
FSK
LNASEL
32
PKDET +
20
LNAI2
8
LO1
LO2
LNA2
N1
计数器
VCO
BIAS
ENRX
FSK
解调
PFD
RO
SW2
PDP
VEE
7
100k
PKDET_
PDN
21
RFSEL
31
SEQ
N2
计数器
TEST
26
LF
CP
投资回报率
DIV 8
SLCSEL
CLKO
VCC
SLC
OA2
NCF
DTAO
29
CINT
22
19
23
30
25
28
15
图。 1 ：
MLX71121框图
该MLX71121接收器IC由以下积木：
•
•
•
•
•
•
•
•
•
•
•
•
•
PLL合成器（PLL SYNTH ）以产生第一和第二本机振荡信号LO1和LO2 。
该PLL SYNTH由一个完全集成的压控振荡器（ VCO ）的，分布式反馈
分频器链（ N1，N2） ，一相位频率检测器（PFD ），电荷泵（CP） ，环路滤波器（ LF）和一
基于晶体参考振荡器（ RO ） 。
两个低噪声放大器（LNA），用于高灵敏度的RF信号的接收
第一混频器（ MIX1 ），用于下变频的RF信号到第一中频（IF ）
第二混频器（ MIX2 ）具有镜像抑制用于从第一到第二IF下变频
IF滤波器（ IFF），用为1.8MHz的中心频率和300kHz的3dB带宽
IF放大器（IFA） ，以提供高电压增益和一个RSSI信号输出
FSK解调器（ FSK解调）
运算放大器OA1和OA2为分别低通滤波处理和数据切片，
正（ PKDET +）和负极（ PKDET- ）峰值检波器
开关SW1的FSK之间进行选择和ASK以及SW2的平均或峰值之间进行选择
检测模式。
噪声消除过滤器（ NCF ）
音序器电路（ SEQ ）和偏置（ BIAS ）电路
时钟输出（ DIV8 ）
Y
R
A
IN
IM
L
E
R
P
39012 71121 01
修订版003
第18页4
EVB说明
Jan/08
MELEXIS [ Melexis Microelectronic Systems ]
