EVB71122
300〜 930MHz接收器
评估板说明
1.3
框图
LNAO
VEELNA
VCCANA
RSSI
3
4
8
9
MODSEL
DF2
2
VeeIF
6
MIXP
5
MIXN
DF1
1
28
200k
29
200k
ASK
OA1
DFO
27
MIX1
LNAI
31
200k
1M
LNA
LO1
IF1
MIX2
IF2
IFF
IFA
FSK
SW1
PKDET +
25
LO2
FSK
解调
1M
PDP
LO2DIV
不适用
计数器
VCO
LF
VCCVCO
VEEVCO
MFO
PKDET_
PDN
26
PFD
R
计数器
控制
逻辑
C / SDEN
B / SDTA
SPISEL
A / SCLK
SLCSEL
SW2
CP
RO
BIAS
VEEANA
VCCDIG
VEEDIG
OA2
DTAO
22
SLC
RBIAS
32
11
14
TNK1
12 13
TNK2
15
23
24
7
17
18
19
10
16
ENRX
投资回报率
LF
20
21
30
图。 1 ：
MLX71122框图
该MLX71122接收器IC由以下积木：
•
•
•
•
•
•
•
•
•
•
•
•
PLL合成器（PLL SYNTH ）以产生第一和第二本机振荡信号LO1和LO2 ，
锁相环SYNTH的部分是电压控制振荡器（VCO） ，所述反馈分频器N / A和R ，
相位频率检测器（PFD ） ，电荷泵（CP）和所述基于晶体参考振荡器
（ RO ）
低噪声放大器（LNA ），用于高灵敏度的RF信号的接收
第一混频器（ MIX1 ），用于下变频的RF信号到第一中频（IF ）
第二混频器（ MIX2 ）具有镜像抑制用于从第一到第二IF下变频
IF滤波器（ IFF），用2MHz的中心频率和230kHz的3dB带宽
IF放大器（IFA ），以提供大量的电压增益和一个RSSI信号输出
FSK解调器（ FSK解调）
运算放大器OA1和OA2为分别低通滤波处理和数据切片，
正（ PKDET +）和负极（ PKDET- ）峰值检波器
开关SW1的FSK之间进行选择和ASK以及SW2的平均或峰值之间进行选择
检测数据限幅器
与3 - wire总线串行编程接口控制逻辑（ SPI ）
偏置电路与控制模式
Y
R
A
IN
IM
L
E
R
P
有关详细信息，请参阅最新的MLX71122数据表的修订。
39012 71122 01
修订版001
第32 5
EVB说明
Sept/06
MELEXIS [ Melexis Microelectronic Systems ]
