PIC16F882/883/884/886/887
引脚图——PIC16F882/883/886 （28 引脚PDIP、SOIC 和SSOP）
28 引脚PDIP、SOIC 和SSOP
28
27
26
25
24
23
22
21
20
19
18
17
16
15
1
2
3
4
5
6
7
8
9
10
11
12
13
14
RE3/MCLR/VPP
RB7/ICSPDAT
RB6/ICSPCLK
RB5/AN13/T1G
RB4/AN11/P1D
RB3/AN9/PGM/C12IN2-
RB2/AN8/P1B
RB1/AN10/P1C/C12IN3-
RB0/AN12/INT
VDD
RA0/AN0/ULPWU/C12IN0-
RA1/AN1/C12IN1-
RA2/AN2/VREF-/CVREF/C2IN+
RA3/AN3/VREF+/C1IN+
RA4/T0CKI/C1OUT
RA5/AN4/SS/C2OUT
VSS
RA7/OSC1/CLKIN
RA6/OSC2/CLKOUT
RC0/T1OSO/T1CKI
RC1/T1OSI/CCP2
RC2/P1A/CCP1
VSS
RC7/RX/DT
RC6/TX/CK
RC5/SDO
RC4/SDI/SDA
RC3/SCK/SCL
表1：
PIC16F882/883/886 28 引脚汇总（PDIP、SOIC 和SSOP）
I/O
ECCP
EUSART MSSP
引脚
2
3
4
5
6
7
10
9
21
22
23
24
25
26
27
28
11
12
13
14
15
16
17
18
1
模拟
AN0/ULPWU
AN1
比较器
C12IN0-
C12IN1-
C2IN+
定时器
中断
上拉
基准
RA0
RA1
RA2
RA3
RA4
RA5
RA6
RA7
RB0
RB1
RB2
RB3
RB4
RB5
RB6
RB7
RC0
RC1
RC2
RC3
RC4
RC5
RC6
RC7
RE3
－
－
－
－
－
－
－
－
－
－
－
－
－
－
－
－
－
－
－
－
－
－
－
－
AN2
AN3
VREF-/CVREF
－
C1IN+
VREF+
－
C1OUT
C2OUT
T0CKI
－
－
－
－
－
－
－
－
－
－
－
－
Y
Y
Y
Y
Y
－
AN4
SS
－
－
OSC2/CLKOUT
OSC1/CLKIN
－
－
－
－
－
－
－
－
－
－
－
－
－
－
AN12
AN10
AN8
AN9
AN11
AN13
IOC/INT
IOC
IOC
IOC
IOC
IOC
IOC
IOC
－
－
－
－
－
－
C12IN3-
P1C
P1B
－
－
－
－
－
－
－
－
－
C12IN2-
PGM
－
－
－
－
P1D
－
－
－
－
－
－
－
－
－
－
－
－
－
－
－
－
－
－
－
－
T1G
Y
Y
Y
－
－
－
－
－
ICSPCLK
ICSPDAT
－
－
－
－
－
－
－
－
－
－
－
－
－
－
－
－
－
－
－
－
－
T1OSO/T1CKI
T1OSI
－
－
－
－
－
－
－
－
－
－
－
－
－
－
－
－
－
CCP2
CCP1/P1A
－
－
－
－
－
－
－
－
－
－
－
－
－
－
－
－
－
－
－
SCK/SCL
SDI/SDA
SDO
－
－
－
－
－
－
－
－
－
－
－
－
－
－
－
－
－
TX/CK
RX/DT
－
－
－
－
－
－
－
－
－
Y(1)
－
MCLR/VPP
VDD
VSS
VSS
－
－
－
－
20
8
19
－
－
－
－
－
－
注
1： 只有在采用外部MCLR 配置时才能激活上拉。
2008 Microchip Technology Inc.
DS41291E_CN 第3 页
MIC [ MIC GROUP RECTIFIERS ]
