1997年3月
ML6510*
系列可编程自适应
时钟管理器（吃豆™ ）
概述
该ML6510 （超级吃豆™ ）是一个可编程
自适应时钟管理器，它提供了一个理想的解决方案
在管理高速同步时钟分配
下一代高速个人计算机和
工作站的系统设计。它提供8通道
去歪斜缓冲区自适应补偿时钟偏移
仅使用一个单一的跟踪。输入时钟可以是
TTL和PECL ，由控制寄存器中的位选择。
频率乘法或除法，可以使用
M&N分压比，频率上限的范围内。
0.5X ， 1X，2X和4X时钟可以很容易地实现。
所述ML6510使用低抖动PLL，具有实施
片上的环路滤波器。该ML6510偏移校正，自适应缓冲器
弥补在PC板上的时钟脉冲相位差。内部
歪斜检测电路用于检测所引起的歪斜
PCB走线和负载的延迟。所述感测是通过做
从负载检测反射和偏斜
通过一个独特的相位控制延迟自适应校正
电路，以提供低负荷至加载歪斜，在所述的端部
PCB走线。此外，该ML6510支持PECL电
参考时钟输出用于使用在时钟的产生
树木以最小的一部分，对部分歪斜。该芯片配置
可以被编程，以产生所需要的输出
使用内部ROM或外部串行频率
EEPROM或一个标准的两线串行微处理器
界面。
特点
s
s
输入时钟可以是TTL或PECL低
输入到输出时钟的相位误差
8个独立的，自动倾斜校正时钟
最多的板上去偏移范围为5ns输出
（ 10ns的往返）
控制边缘速率TTL兼容的CMOS时钟
可驱动40Ω PCB走线的输出
10至80MHz的（ 6510-80 ），或10至为130MHz （ 6510-130 ）
输入和输出时钟的频率范围
小于500ps的输入之间的偏移
在
设备负载
为最大限度地减少小摆幅的参考时钟输出
部分到部分斜
频率乘法或除法，可以使用
在M&N分频比
锁定输出指示PLL和纠偏缓冲锁
测试模式操作允许PLL和纠偏缓冲
旁路电路板调试
支持业界标准处理器一样奔腾，
™
MIPS， SPARC ， PowerPC上，阿尔法等。
™
™
™
s
s
s
s
s
s
s
s
*一些软件包已经过时
系统框图
本地总线
中央处理器
缓存
调节器
缓存
内存
CLK
时钟子系统
CLOCK IN
ML6510
•
8 •
•
CLOCK OUT TO
组件
内存总线
内存总线
调节器
1
MICRO-LINEAR [ MICRO LINEAR CORPORATION ]
