ML6510
ECL输入缓冲器
CLK
INH
CLK
INL
1
÷(M
+ 1)
[÷ 1 〜64 ]
0
÷2
R
TTL到ECL
CS位
最大
延迟
1
0
RCLKH
RCLKL
相
探测器
环
滤波器
VCO
80-160兆赫
÷(N
+ 1)
[÷ 1 TO
÷128]
CM位
0
1
TEST
SYS_CLK
TO歪斜校正缓冲区
图3. ML6510时钟产生模块图。
输入时钟和输出时钟。因此，它可以产生一个2x或
4倍或0.5倍的频率乘法或除法，从输入
输出（如33 MHz的输入， 66 MHz的输出或66 MHz的
输入， 33 MHz的输出，等等）。它也可以生成1倍
频率输出。 VCO的频率由下式定义：
f
VCO
N
+
1
×
2
R
=
f
REF
×
M
+
1
例如：
产生2倍的时钟输入频率= 33 MHz的
设R = 01 （输出范围40 - 80兆赫） ， N = 5 （ 0000101 ）
M = 2 （ 000010 ） ， M / S = 0
f
VCO
N
+
1
×
2
R
1
=
33MHz
×
6
×
2
=
132MHz
=
f
REF
×
M
+
1
3
(
(
)
)
(
和输出频率仍然由下式给出：
f
OUT
= f
VCO
/2
R
R1
0
0
1
1
R0
0
1
0
1
输入/输出范围
80-130兆赫
40-80兆赫
20-40兆赫
10〜20兆赫
(
)
)
f
OUT
= f
VCO
/2
R
= 132兆赫/ 2
1
= 66 MHz的
例如：
产生1个时钟输入频率= 66 MHz的
设R = 01 （输出范围40-80兆赫） ，设M = 0
（ 000000 ）中，N = 0（ 0000000 ） ， M / S = 0
1
f
VCO
=
66MHz
×
1
×
2
=
132MHz
1
注释：R意味着R1 ， R0 ;为-80版本，不适：默认为R = 01
f
OUT
= f
VCO
/2
R
= 132兆赫/ 2
1
= 66 MHz的
这样做的频率乘法和除法，保持
M
≥
2和N
≥
2输入之间的最低偏差
时钟和输出时钟。
多种配置做
频乘除都包含在
存储在片内ROM 8配置（见
编程ML6510 ） 。
在VCO仍然必须保持在范围80-160 MHz和
最小相位检测器输入频率为625kHz =
（80兆赫/ 128）。由此的第（N + 1）和2的产品
R
应
限于128：
第（N + 1 ）×2
R
≤
128
以确保该
鉴相器输入
保持高于最低
频率。
9
MICRO-LINEAR [ MICRO LINEAR CORPORATION ]
