ML65F16244
建筑描述
该ML65F16244是三态16位缓冲器/线路驱动器
专为2.7V至3.6V V输出
CC
操作。这
设备是专为四半字节，双字节或单
16位字内存交叉存取操作。每家银行
有一个独立控制的三态输出使能引脚
与输出使能/小于5ns的禁止访问时间。
每个存储体被配置成具有四个独立的缓冲器/
线路驱动器。
到现在为止，这些缓冲/线路驱动器是典型的
于CMOS逻辑，并提出要TTL
通过适当地调整大小的输入设备兼容。在
以缓冲大电容与CMOS逻辑，它是
必要级联偶数倒相器中，每个
连续逆变比前述大，最终
导致的逆变器，将驱动器所要求的负载
电容在所需的频率。每个逆变器
舞台表示浇注过程中的额外延迟
因为为了使单栅进行切换，将输入
必须高于电源电压的一半的杀更多。最好的
这些16位CMOS缓冲器的已设法驱动50pF的
负载电容与为3ns的延迟。
微型线性已经产生了16位缓冲器/线路驱动器
通过使用独特的电路的延迟小于2ns （在3.3V ）
体系结构，它不需要级联逻辑门。
该ML65F16244的基本体系结构示于
图6.在该电路中，有两个路径的输出。
一个路径提供电流给负载电容，其中
该信号被认定，而另一个路径吸收电流
从输出时，信号被否定。
断言路径达林顿对包括
晶体管Q1和Q2 。晶体管Q1的作用是
通过从输入阶段来提高电流增益
输出，以增加输入电阻和降低
输入电容。在输入低到高的转变，
的输出晶体管Q2的来源大量的电流，以
快速充电的高容性负载而这
效应降低了总线稳定时间。该电流是
指定为我
动态
.
否定路径也达林顿对包括
晶体管Q3和Q4的晶体管。随着M1连接
达林顿对的输入端，晶体管Q4然后汇一
大量电流从输入转换期间
高到低。
逆变器X2是一个有用的缓冲区，不仅驱动
输出朝向上轨道，而且将输出到
下导轨。
有许多MOSFET的图6中未示出。
这些MOSFET被用于3-状态缓冲器。
V
CC
OE
Q1
Q2
X1
IN
X2
OUT
M1
Q3
Q4
图6.一个缓冲的ML65F16244细胞
7
MICRO-LINEAR [ MICRO LINEAR CORPORATION ]
