ML6652
引脚说明（续）
引脚号信号名称
控制
13
TPOUTOFF ＃
14
24
FOOUTOFF ＃
PWRDWN ＃
I / O
我（CMOS）
我（CMOS）
我（CMOS）
描述
活性低，双绞线输出的输出级处于关闭状态。包含
片上80kΩ的上拉电阻。
活性低，在光纤输出端的输出级处于关闭状态。包含一个
片上80kΩ的上拉电阻。
低电平有效，所有的电路都断电。配置引脚读
寄存器初值为5μs （典型值）后PWRDWN ＃的上升沿。
包含一个片上80kΩ的上拉电阻。
可这些引脚的两种工作模式选择与
配置引脚PECLTP （引脚7 ）或者配置位PECLTP <30.3>
双绞线接口模式：
传输双绞线积极和互补输出。这些输出形成
其驱动的多级转换的差分电流输出对（ MLT- 3）
波形为在100Mbps的情况下，网络耦合变压器，
在曼彻斯特编码10BASE-T的数据或正常链路脉冲（ NLPs ）
10Mbps的模式，快速链路脉冲（ FLP ）爆发期间自动协商。
TPOUTP和TPOUTN必须有外部上拉电阻连接至VCC （参见
RTTP引脚的描述）
PECL / LVPECL兼容接口模式：
PECL / LVPECL接口的正面和互补输出。这些输出
形成驱动非归零反相的差分电流输出对
（ NRZI ）在100Mbps的模式编码的100BASE -FX或100BASE- SX符号，
曼联在10Mbps的编码模式10BASE- FL数据或OPT_IDL ，并
光纤链路协商脉冲（ FLNP ）在自动协商阵阵。 TPOUTP
和TPOUTN必须有外部上拉电阻连接至VCC和交流耦合
到一个光纤的PMD模块的输入（参照RTTP销的描述）。一
电阻器网络可以根据需要来设置共模电压的
在PMD模块的输入引脚
双绞线PECL / LVPECL兼容驱动器的偏置电阻器。外部电阻
连接RTTP之间和地设置了一个恒定的偏置电流为
差分输出驱动器电路TPOUTP / TPOUTN 。
这些输出电流依赖于工作模式。
推荐外部元件的值有：
双绞线方式：
为2kΩ ，1％， RTTP和地面之间
50Ω ，1％， TPOUTP和VCC之间
50Ω ，1％， TPOUTN和VCC之间
PECL兼容模式：
为2kΩ ，1％， RTTP和地面之间
TPOUTP和VCC之间的等效62Ω
TPOUTN和VCC之间的等效62Ω
还交流耦合到所述偏振模色散量输入
可这些引脚的两种工作模式选择与
配置引脚PECLTP （引脚7 ）或者配置位PECLTP <30.3> 。
双绞线接口模式：
接收双绞线积极补充投入。这些输入形成
接收100BASE-TX ，FLP突发，或10BASE -T的差动输入对
来自网络的信号。共模电压在内部设置与
差分输入电阻约为2kΩ的。
网络终端必须从外部补充。它应该包含一个100Ω
销10和11之间的电阻，如图1所示。
数据信号输入/输出
1
TPOUTP
O
3
TPOUTN
O
38
RTTP
I
10
11
TPINP
TPINN
I
I
8
2004年1月
最后的数据表
DS6652-F-02
MICRO-LINEAR [ MICRO LINEAR CORPORATION ]
