93LC46/56/66
3.8
写
3.9
写入所有（ WRAL ）
WRITE指令后面是8位（或16
比特）的数据将写入到所述特定网络连接编
地址。在最后一个数据位被放在DI引脚， CS
的下一个上升沿之前，必须拉低
CLK时钟。 CS的下降沿启动自
定时自动擦除和编程周期。
DO引脚指示的就绪/忙状态
设备，如果CS引脚在至少保持了250 ns后所带来的高
低（T
CSL
）和整个写周期的结束之前。
DO为逻辑“ 0”表示编程仍在
进展情况。 DO为逻辑“1 ”表示在寄存器
在特定网络版地址已经写入数据
特定网络版和设备已准备好为另一个指令
化。
写周期需要每个字（典型值） 4毫秒。
写所有（ WRAL ）指令将写入整个
存储阵列在命令中的数据特定网络版。
该WRAL周期完全自定时的COM
mences在CS的下降沿。的时钟
CLK引脚是没有必要的设备已进入后
自时钟模式。该WRAL命令执行
包括一个自动ERAL周期为设备。 There-
脱颖而出， WRAL指令不需要ERAL
指令，但该芯片必须处于EWEN状态。
WRAL指令保证在V
CC
= + 4.5V至
+6.0V.
DO引脚指示的就绪/忙状态
设备如果CS引脚在至少保持了250 ns后所带来的高
低（T
CSL
).
该WRAL周期为毫秒最高30 （ 16毫秒典型值） 。
图3-7：
CS
写时序
T
CSL
待机
CLK
DI
1
0
1
-AN
•••
A0
Dx
•••
D0
DO
三州
忙
准备
TRI -STATE
T
WC
图3-8：
CS
WRAL时序
T
CSL
待机
CLK
DI
1
0
0
0
1
X
•••
X
Dx
•••
D0
DO
三州
忙
准备
三州
T
WL
保证在Vcc = + 4.5V至+ 6.0V 。
DS11168L第8页
©
1997 Microchip的技术公司
MICROCHIP [ MICROCHIP TECHNOLOGY ]
