8GB (x72, ECC, DR) 240-Pin DDR3 VLP RDIMM
Functional Block Diagram
Functional Block Diagram
Figure 2: Functional Block Diagram
RS1#
RS0#
DQS0
DQS0#
DM0/DQS9
NF/TDQS9#
DQS4
DQS4#
DM4/DQS13
NF/TDQS13#
U6
R
e
g
i
s
t
S0#
S1#
RS0#: Rank 0
DM/
NU/ CS# DQS DQS# DM/
NU/ CS# DQS DQS#
DM/
NU/ CS# DQS DQS# DM/
NU/ CS# DQS DQS#
RS1#: Rank 1
RDQS RDQS#
RDQS RDQS#
RDQS RDQS#
RDQS RDQS#
BA[2:0]
A[15:0]
RAS#
CAS#
WE#
RBA[2:0]: DDR3 SDRAM
RA[15:0]: DDR3 SDRAM
RRAS#: DDR3 SDRAM
RCAS#: DDR3 SDRAM
RWE#: DDR3 SDRAM
RCKE0: Rank 0
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
ZQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ32
DQ33
DQ34
DQ35
DQ36
DQ37
DQ38
DQ39
VSS
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
ZQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
VSS
U1
U20
U7
U14
e
r
CKE0
CKE1
ODT0
ODT1
Par_In
RCKE1: Rank 1
ZQ
ZQ
RODT0: Rank 0
a
n
d
RODT1: Rank 1
Err_Out #
DQS1
DQS1#
DM1/DQS10
NF/TDQS10#
VSS
DQS5
DQS5#
DM5/DQS14
NF/TDQS14#
VSS
CK
CK0
DM/
RDQS RDQS#
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
ZQ
NU/ CS# DQS DQS# DM/
NU/ CS# DQS DQS#
RDQS RDQS#
DM/
RDQS RDQS#
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
ZQ
NU/ CS# DQS DQS# DM/
NU/ CS# DQS DQS#
RDQS RDQS#
P
L
L
DDR3 SDRAM
DDR3 SDRAM
CK0#
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ8
DQ9
DQ40
DQ41
DQ42
DQ43
DQ44
DQ45
DQ46
DQ47
VSS
CK#
RESET#
DQ10
DQ11
DQ12
DQ13
DQ14
DQ15
VSS
U2
U19
U8
U13
ZQ
ZQ
DQS2
DQS2#
DM2/DQS11
NF/TDQS11#
VSS
DQS6
DQS6#
DM6/DQS15
NF/TDQS15#
VSS
Clock, control, command, and address line terminations:
DDR3
SDRAM
DM/
NU/ CS# DQS DQS# DM/
NU/ CS# DQS DQS#
DM/
NU/ CS# DQS DQS# DM/
NU/ CS# DQS DQS#
RS#[1:0], RCKE[1:0], RA[15:0],
RRAS#, RRCAS, RWE#,
RODT[1:0], RBA[2:0]
RDQS RDQS#
DQ
RDQS RDQS#
RDQS RDQS#
DQ
RDQS RDQS#
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ16
DQ17
DQ18
DQ19
DQ20
DQ21
DQ22
DQ23
VSS
DQ48
DQ49
DQ50
DQ51
DQ52
DQ53
DQ54
DQ55
VSS
VTT
DQ
DQ
DQ
DQ
DDR3
SDRAM
U3
U18
U9
U12
DQ
DQ
DQ
DQ
DQ
ZQ
DQ
DQ
DQ
DQ
DQ
ZQ
CK
CK#
VDD
ZQ
ZQ
DQS7
DQS7#
DM7/DQS16
NF/TDQS16#
DQS3
DQS3#
DM3/DQS12
NF/TDQS12#
VSS
VSS
Temperature sensor/
SPD EEPROM
VDDSPD
DM/
NU/ CS# DQS DQS# DM/
NU/ CS# DQS DQS#
DM/
NU/ CS# DQS DQS# DM/
NU/ CS# DQS DQS#
VDD
VTT
DDR3 SDRAM
RDQS RDQS#
DQ
RDQS RDQS#
RDQS RDQS#
DQ
RDQS RDQS#
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ24
DQ25
DQ26
DQ27
DQ28
DQ29
DQ30
DQ31
VSS
DQ56
DQ57
DQ58
DQ59
DQ60
DQ61
DQ62
DQ63
VSS
Control, command, and
address termination
DQ
DQ
DQ
DQ
VREFCA
VREFDQ
VSS
U4
U17
U10
U11
DQ
DQ
DQ
DQ
DQ
ZQ
DDR3 SDRAM
DQ
DQ
DQ
DQ
DQ
ZQ
DDR3 SDRAM
DDR3 SDRAM
ZQ
ZQ
VSS
VSS
DQS8
DQS8#
DM8/DQS17
NF/TDQS17#
Rank 0: U1–U5, U7–U10
Rank 1: U11–14, U16–U20
DM/
NU/ CS# DQS DQS# DM/
NU/ CS# DQS DQS#
RDQS RDQS#
DQ
RDQS RDQS#
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
CB0
CB1
CB2
CB3
CB4
CB5
CB6
U20A
Temperature
sensor/
SPD EEPROM
EVT A0 A1 A2
DQ
DQ
U5
U16
DQ
DQ
DQ
DQ
DQ
ZQ
SDA
SCL
SA0 SA1 SA2
EVENT#
CB7
VSS
ZQ
VSS
1. The ZQ ball on each DDR3 component is connected to an external 240Ω ±1% resistor
that is tied to ground. It is used for the calibration of the component’s ODT and output
driver.
Note:
PDF: 09005aef8482a8a7
jdf18c1gx72pdz.pdf – Rev. D 12/12 EN
Micron Technology, Inc. reserves the right to change products or specifications without notice.
9
© 2011 Micron Technology, Inc. All rights reserved.
MICRON [ MICRON TECHNOLOGY ]
