初步
‡
1GB ： X4，X8 ， X16
DDR SDRAM
双倍数据速率
（ DDR ） SDRAM
特点
• V
DD
= +2.5V ±0.2V, V
DD
Q = + 2.5V ± 0.2V
•双向数据选通（ DQS ）发送/
用数据，即，源同步数据接收
捕捉（ X16有两个 - 每个字节1 ）
•内部，流水线双倍数据速率（DDR ）
体系结构;每个时钟周期2的数据访问
•差分时钟输入（ CK和CK ＃ ）
•进入每个积极的CK边缘命令
• DQS边沿对齐的数据进行读操作;中央重点
与写入的数据一致
• DLL对齐DQ和DQS转换与CK
•四个内部银行的并发操作
•数据屏蔽（ DM ），用于屏蔽写入数据（ X16有两个
每个字节酮）
•可编程突发长度： 2 ， 4或8
•自动刷新和自刷新模式
•更长的引脚TSOP提高可靠性（ OCPL ）
• 2.5V的I / O （ SSTL_2兼容）
•支持并发自动预充电选项
•
t
RAS支持锁定（
t
RAP =
t
RCD ）
MT46V256M4 - 64 MEG ×4× 4银行
MT46V128M8 - 32 MEG ×8× 4银行
MT46V64M16 - 16 MEG ×16× 4银行
图1 ：引脚分配（顶视图）
66针TSOP
x4
x8
x16
V
DD
V
DD
V
DD
NC
DQ0
DQ0
V
DD
Q V
DD
Q
V
DD
Q
NC
DQ1
NC
DQ0
DQ1
DQ2
V
SS
Q
V
SS
Q
VSSQ
NC
DQ3
NC
NC
DQ2
DQ4
V
DD
Q V
DD
Q
V
DD
Q
NC
NC
DQ5
DQ1
DQ3
DQ6
V
SS
Q
V
SS
Q
VSSQ
NC
DQ7
NC
NC
NC
NC
V
DD
Q V
DD
Q
V
DD
Q
NC
NC
LDQS
A13
A13
A13
V
DD
V
DD
V
DD
DNU
DNU
DNU
NC
NC
LDM
WE＃
WE＃
WE＃
CAS ＃
CAS ＃
CAS ＃
RAS ＃
RAS ＃
RAS ＃
CS ＃
CS ＃
CS ＃
NC
NC
NC
BA0
BA0
BA0
BA1
BA1
BA1
A10 / A10 AP / AP A10 / AP
A0
A0
A0
A1
A1
A1
A2
A2
A2
A3
A3
A3
V
DD
V
DD
V
DD
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
66
65
64
63
62
61
60
59
58
57
56
55
54
53
52
51
50
49
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
x16
V
SS
DQ15
V
SS
Q
DQ14
DQ13
V
DD
Q
DQ12
DQ11
V
SS
Q
DQ10
DQ9
V
DD
Q
DQ8
NC
V
SS
Q
UDQS
DNU
V
REF
V
SS
UDM
CK ＃
CK
CKE
NC
A12
A11
A9
A8
A7
A6
A5
A4
V
SS
x8
V
SS
DQ7
V
SS
Q
NC
DQ6
V
DD
Q
NC
DQ5
V
SS
Q
NC
DQ4
V
DD
Q
NC
NC
V
SS
Q
的DQ
DNU
V
REF
V
SS
DM
CK ＃
CK
CKE
NC
A12
A11
A9
A8
A7
A6
A5
A4
V
SS
x4
V
SS
NC
V
SS
Q
NC
DQ3
V
DD
Q
NC
NC
V
SS
Q
NC
DQ2
V
DD
Q
NC
NC
V
SS
Q
的DQ
DNU
V
REF
V
SS
DM
CK ＃
CK
CKE
NC
A12
A11
A9
A8
A7
A6
A5
A4
V
SS
选项
•配置
256梅格×4 （ 64兆×4× 4组）
梅格128 ×8（ 32梅格×8× 4组）
梅格64 ×16 （ 16梅格×16× 4组）
•塑料包装 - OCPL
66针TSOP （ 400密耳的宽度， 0.65毫米
引脚间距）
66针TSOP无铅（ 400密耳的宽度，
0.65毫米引脚间距）
•时间 - 周期时间
7.5ns @ CL = 2.5 （ DDR266B ）
1, 2
•温度额定值
商业级温度
(0
°
C至+70
°
C)
注意：
记号
CON组fi guration
MEG 256 ×4 128 MEG ×8 64 MEG ×16
64兆×4× 4
银行
8K
16K （ A0 - A13 ）
4(BA0,BA1)
4K(A0–A9,
A11, A12)
梅格32 ×8× 4 16梅格×16× 4
银行
银行
8K
8K
16K （ A0 - A13 ）
16K （ A0 - A13 ）
4(BA0,BA1)
4(BA0,BA1)
2K （ A0 -A9 ， A11 ）
1K(A0–A9)
256M4
128M8
64M16
TG
P
刷新计数
行寻址
银行地址
列寻址
关键时序参数
速度
GRADE
时钟速率
CL=2**
CL=2.5**
数据输出
WINDOW *
ACCESS
窗口
DQS -DQ
SKEW
-75
无
-75
100兆赫
133MHz
2.5ns
±0.75ns
+0.5ns
1.支持PC2100模块2.5-3-3时机
2.支持PC1600模块2-2-2的时序，
*最小时钟速率@ CL = 2.5
** CL = CAS （读）延迟
09005aef8076894f
1gbBDDRx4x8x16_1.fm - 版本A 3/03 EN
1
© 2003美光科技公司
‡
制品
和规格此讨论评估和仅供参考，并有可能改变由
MICRON ，恕不另行通知。仅保证产品美光符合Micron的生产数据表规格。
MICRON [ MICRON TECHNOLOGY ]
