512MB : X4,X8 , X16 DDR SDRAM
特点
双倍数据速率( DDR ) SDRAM
MT46V128M4 - 梅格32 ×4× 4银行
MT46V64M8 - 梅格16 ×8× 4银行
MT46V32M16 - 8梅格×16× 4银行
特点
• V
DD
= +2.5V ±0.2V, V
DD
Q = + 2.5V ± 0.2V
• V
DD
= +2.6V ±0.1V, V
DD
Q = + 2.6V ± 0.1V ( DDR400 )
•双向数据选通( DQS )发送/
用数据,即,源同步数据接收
捕捉( X16有两个 - 每个字节1 )
•内部,流水线双倍数据速率(DDR )
体系结构;每个时钟周期2的数据访问
•差分时钟输入( CK和CK # )
•进入每个积极的CK边缘命令
• DQS边沿对齐的数据进行读操作;中央重点
与写入的数据一致
• DLL对齐DQ和DQS转换与CK
•四个内部银行的并发操作
•数据屏蔽( DM ),用于屏蔽写入数据
( X16有两个 - 每个字节1 )
•可编程突发长度: 2 , 4或8
•自动刷新
–
64毫秒, 8192周期(商业和工业)
–
16毫秒, 8192周期(汽车)
•自刷新(而不是AT设备提供)
•更长的引脚TSOP提高可靠性( OCPL )
• 2.5V的I / O ( SSTL_2兼容)
•支持并发自动预充电选项
•
t
RAS支持锁定(
t
RAP =
t
RCD )
选项
•配置
–
128梅格×4 ( 32兆×4× 4组)
–
梅格64 ×8( 16梅格×8× 4组)
–
梅格32 ×16 ( 8梅格×16× 4组)
=塑料包装
–
66针TSOP
–
66针TSOP (无铅)
–
60球FBGA ( 10毫米x10 12.5毫米)
–
60球FBGA ( 10毫米x10 12.5毫米) (无铅)
•时间 - 周期时间
–
为5ns @ CL = 3 ( DDR400B )
–
为6ns @ CL = 2.5 ( DDR333 ) ( FBGA只)
–
为6ns @ CL = 2.5 ( DDR333 ) ( TSOP只)
–
7.5ns @ CL = 2 ( DDR266 )
–
7.5ns @ CL = 2( DDR266A )
–
7.5ns @ CL = 2.5 ( DDR266B )
•自刷新
–
标准
–
低功耗自刷新
•温度额定值
–
商用(0 ° C至+ 70 ° C)
–
工业级(-40° C至+ 85°C )
–
汽车( -40 ° C至+ 105 ° C)
•修订
–
x4, x8
–
x4, x8, x16
注意事项: 1,结束生命。
记号
128M4
64M8
32M16
TG
P
FN
BN
-5B
-6
-6T
-75E
1
-75Z
1
-75
1
无
L
无
IT
AT
:D
1
:F
表1:
关键时序参数
CL = CAS ( READ )的延迟;数据输出窗口是最小时钟速率为50%的占空比,在CL = 2, CL = 2.5 ,或CL = 3
时钟频率(MHZ )
CL = 2
133
133
133
133
100
CL = 2.5
167
167
167
133
133
CL = 3
200
不适用
不适用
不适用
不适用
速度
GRADE
-5B
-6
6T
-75E/-75Z
-75
数据输出
窗口
1.6ns
2.1ns
2.0ns
2.5ns
2.5ns
ACCESS
窗口
±0.70ns
±0.70ns
±0.70ns
±0.75ns
±0.75ns
DQS -DQ
SKEW
+0.40ns
+0.40ns
+0.45ns
+0.50ns
+0.50ns
PDF : 09005aef80a1d9d4 /来源: 09005aef82a95a3a
512Mb_DDR_x4x8x16_D1.fm - 512Mb的DDR :启示录N;核心DDR版本B 2/09 EN
1
美光科技公司保留更改产品或规格,恕不另行通知。
©2000美光科技公司保留所有权利。