ADVANCE
512MB ： X4，X8 ， X16
DDR SDRAM
引脚说明
TSOP针脚号
45, 46
符号
CK ， CK ＃
TYPE
输入
描述
时钟： CK和CK ＃是差分时钟输入。所有的地址和
控制输入信号进行采样，在正的交叉
CK和CK的＃负边缘的边缘。输出数据（的DQ和
DQS）是参照CK和CK ＃的交叉点。
时钟使能： CKE高激活和CKE低停用
内部时钟，输入缓冲器和输出驱动器。以CKE低
提供预充电掉电和自刷新
操作（所有银行闲置） ，或ACTIVE POWER- DOWN （行
在任何银行ACTIVE ） 。 CKE是同步的省电
入口和出口，并自刷新条目。 CKE是异步的
对于自刷新退出和禁用输出。 CKE必须
保持高通量读取和写入访问。输入
缓冲区（不包括CK ， CK ＃和CKE ）是POWER的过程中禁用
DOWN 。输入缓冲器（不包括CKE ）是自我期间禁用
刷新。 CKE是SSTL_2输入，但会检测LVCMOS
V后为低电平
DD
被施加。
芯片选择： CS ＃启用（注册LOW ）和禁用（寄存器
羊羔HIGH ）命令解码器。所有的命令被屏蔽
当CS ＃注册HIGH 。 CS＃为外部银行
选择与多个银行系统。 CS ＃被认为是部分
的命令代码。
命令输入： RAS ＃ ， CAS ＃和WE＃ （连同CS ＃ ）定义
所输入的命令。
输入数据掩码： DM是输入掩码信号写入数据。输入
当DM采样HIGH随着输入数据的数据被屏蔽
在写访问。 DM进行采样DQS的两边。
虽然DM引脚输入而已， DM负载的设计
匹配的DQ和DQS引脚。对于X16 ， LDM是DM的DQ0-
DQ7和UDM是DM的DQ8 - DQ15 。引脚20是NC在x4和x8
银行地址输入： BA0和BA1确定哪个银行的
ACTIVE ， READ，WRITE或预充电命令被应用。
地址输入：提供行地址为ACTIVE命令，
列地址和自动预充电位（ A10）为读/写
命令，以选择一个位置在该存储器阵列的
各银行。 A10预充电命令周期内采样
确定是否在预充电适用于一个银行（A10低，
银行通过BA0 ， BA1选择）或所有银行（ A10 HIGH ） 。地址
投入也是一个模式寄存器设置过程中提供的操作码
命令。 BA0和BA1定义哪个模式寄存器（模式寄存器
或扩展模式寄存器）的负载模式时加载
注册命令。
数据输入/输出：数据总线的X16 （ 4 ， 7 ， 10 ， 13 ， 54 ， 57 ， 60 ， 63
NC是为X8 ） ， （ 2 ， 4 ， 7 ， 8，10 ， 13 ， 54 ， 57 ， 59 ， 60 ， 63 ，和65 ×4 ） 。
44
CKE
输入
24
CS ＃
输入
23, 22, 21
47
20, 47
RAS ＃ ， CAS ＃ ，
WE＃
DM
LDM ， UDM
输入
输入
26, 27
29-32, 35-40,
28, 41, 42
BA0 ， BA1
A0–A12
输入
输入
2, 4, 5, 7, 8, 10, 11, 13,
54, 56, 57, 59, 60, 62,
63, 65
DQ0–15
I / O
（接下页）
512MB ： X4，X8 ， X16 DDR SDRAM
512Mx4x8x16DDR_B.p65 - 版本B ;酒吧4/01
7
美光科技公司保留更改产品或规格，恕不另行通知。
© 2001年，美光科技公司
MICRON [ MICRON TECHNOLOGY ]
