ADVANCE
512MB ： X4，X8 ， X16
DDR SDRAM
功能说明
512MB的DDR SDRAM是高速CMOS ，
包含动态随机存取存储器
536,870,912位。 512MB的DDR SDRAM的内部
配置为四银行DRAM 。
512MB的DDR SDRAM采用的是双倍数据速率
体系结构来实现高速操作。该
双倍数据速率的体系结构本质上是一个2 N-
预取结构，以设计为一个接口
传送每个时钟周期两个数据字的I / O引脚。
为512MB DDR SDRAM的单个读或写访问
由一个单一的2n比特宽，一个时钟周期的数据
转移在内部DRAM芯和两个相应
ING
n位
宽，一个半时钟周期的数据在传输
在I / O引脚。
读取和写入访问到DDR SDRAM是
爆导向;存取开始在一个选定的位置和
持续的地点在一个设定的号码
编程序列。访问开始的寄存器
积极的命令，这是随后的tration
通过读或写命令。地址位寄存器
羊羔暗合了ACTIVE命令使用
选择银行和行访问（ BA0 ， BA1
选择银行; A0 - A12选择行） 。地址
位注册暗合了读或写的COM
命令是用来选择起始列位置
对于突发的访问。
之前的正常运行中， DDR SDRAM，必须
初始化。以下部分提供了详细的IN-
形成包括设备初始化，注册defi-
定义，命令描述和设备操作。
LECT或NOP命令应该被应用，并且CKE
应拉高。继NOP指令，
一个预充电ALL命令应该被应用。下一个
应该发出一个加载模式寄存器命令
为扩展模式寄存器（ BA1 LOW和BA0
高），以使该DLL ，接着另一负荷
模式寄存器命令模式寄存器（ BA0 /
BA1既低）来重置该DLL和编程的
操作参数。两百个时钟周期是
该DLL复位，任何读的COM之间所需
命令。那么预充电ALL命令应该是
应用，将设备中的所有银行闲置状态。
一旦处于闲置状态，两个自动刷新周期
必须执行（
t
RFC必须得到满足。 ）加成
盟友的模式加载模式寄存器命令
注册复位DLL位无效（即以亲
无需重新设定DLL克操作参数）
是必须的。下面的这些要求，在DDR
SDRAM可以正常运行。
注册德网络nition
模式寄存器
模式寄存器是用来定义特定
在DDR SDRAM的操作模式。这个定义
包括一个脉冲串长度，突发类型，一个的选择
CAS等待时间和一种操作模式，如图图 -
1.茜模式寄存器通过编程方式
寄存器组命令（ BA0 = 0和BA1 = 0 ）
并且将保留所存储的信息，直到它是亲
重新编程或设备断电（除
位A8 ，这是自清零） 。
重新编程模式寄存器不会改变
该存储器的内容，只要它是执行cor-
正确。该模式寄存器必须加载（重新加载）
当所有银行都闲置，无突发正在进行中，
并且控制器必须等待指定的时间之前
发起的后续操作。违反任一
这些要求将导致不确定的操作
化。
模式寄存器位A0 -A2指定的突发长度，
A3指定脉冲串的类型（顺序的或间
叶） ， A4 - A6指定CAS延迟和A7- A12
指定的操作模式。
突发长度
读取和写入访问到DDR SDRAM是
爆为本，突发长度为编程
可燃的，如示于图1的脉冲串长度阻止 -
列位置地雷的最大数目
可以访问一个给定的READ或WRITE命令。
均可用于第2，第4 ，或8个位置脉冲串长度
初始化
DDR SDRAM的必须启动并初始化
在一个预定的方式。操作程序等
比规定可能会导致未定义操作
化。电源必须首先被应用到V
DD
和V
DD
Q simul-
taneously ，然后到V
REF
（和系统V
TT
). V
TT
V后，必须应用
DD
●为避免设备闭锁，
这可能导致器件的永久性损坏。
V
REF
可应用于任何时间V后
DD
Q但预计
是在V标称重合
TT
。除CKE ，
输入无法识别为有效，直至V后
REF
is
应用。 CKE是SSTL_2输入，但会检测
经过V LVCMOS低电平
DD
被施加。维护
CKE上的LVCMOS低电平时电是重
引入来确保DQ和DQS输出将是
在高阻状态，在那里他们将保持到从动
在正常操作（由读访问）。所有电源后，
电源和参考电压是稳定的，并且时钟
稳定， DDR SDRAM需要事先一个延时为200μs
向施加一个可执行指令。
一旦为200ps的延迟已经被满足，一DESE-
512MB ： X4，X8 ， X16 DDR SDRAM
512Mx4x8x16DDR_B.p65 - 版本B ;酒吧4/01
9
美光科技公司保留更改产品或规格，恕不另行通知。
© 2001年，美光科技公司
MICRON [ MICRON TECHNOLOGY ]
