ADVANCE
512MB ： X4，X8 ， X16
SDRAM
概述
512MB的SDRAM是高速CMOS动态
随机存取存储器包含536870912位。这是
在内部配置为四银行DRAM与同步
异步的接口（所有的信号都登记在位置
时钟信号CLK ）的略去边缘。每X4的
134217728位的银行组织为8,192行由4096
列由4比特。每X8的134217728位银行
组织为8,192行通过2048列由8位。
每一个X16的134217728位银行的组织结构
行8,192 1,024列16位。
读取和写入访问到SDRAM被爆ori-
ented ;存取开始在一个选定的位置，并继续
对于地点在编程设定的号码
序列。访问开始时的注册AC-
TIVE命令，然后接着是读或
写命令。地址位重合注册
与ACTIVE命令用于选择银行
和被访问的行（ BA0 ， BA1选择银行; A0 -A12
选择行） 。地址位重合注册
用READ或WRITE命令被用来选择
开始为突发访问列位置。
在SDRAM提供了可编程只读或
的1 ，2，4 ，或8个位置，或全写入脉冲串长度
页面上，一阵终止选项。自动预充电
功能可被使能，以提供一个自定时排
预充电是在脉冲结束时启动的SE-
quence 。
512MB的SDRAM采用内部管线架构设计师用手工
tecture以实现高速操作。这architec-
TURE与预取architec-的2n个规则兼容
Tures的，但它也可以将列地址被改变
在每个时钟周期，实现了高速的，完全随机
DOM的访问。预充电一家银行在访问中的一个
其他三家银行将隐藏预充电周期，
提供无缝，高速随机存取操作。
512MB的SDRAM设计，在3.3V下工作。一
自动刷新模式设置，以及一个功率储蓄
荷兰国际集团，掉电模式。所有输入和输出都LVTTL-
兼容。
SDRAM的报价在DRAM重大进展operat-
水性能，包括能够同步
在高数据速率的自动柱分离突发数据
地址生成，会期之间交错的能力
ternal银行隐藏预充电时间和能力
随机在每个时钟周期改变地址栏
期间的突发式访问。
512MB ： X4，X8 ， X16 SDRAM
512MSDRAM_D.p65 - Rev. D的;酒吧1/02
2
美光科技公司保留更改产品或规格，恕不另行通知。
© 2000年，美光科技公司
MICRON [ MICRON TECHNOLOGY ]
