256MB ： X4，X8 ， X16
SDRAM
表3 ： 256 MB SDRAM零件编号
产品型号
MT48LC64M4A2TG
MT48LC64M4A2P
MT48LC64M4A2FB*
MT48LC64M4A2BB*
MT48LC32M8A2TG
MT48LC32M8A2P
MT48LC32M8A2FB*
MT48LC32M8A2BB*
MT48LC16M16A2TG
MT48LC16M16A2P
MT48LC16M16A2FG
MT48LC16M16A2BG
架构
64梅格×4
64梅格×4
64梅格×4
64梅格×4
32梅格×8
32梅格×8
32梅格×8
32梅格×8
梅格16 ×16
梅格16 ×16
梅格16 ×16
梅格16 ×16
包
54针TSOP II
54针TSOP II
60球FBGA
60球FBGA
54针TSOP II
54针TSOP II
60球FBGA
60球FBGA
54针TSOP II
54针TSOP II
54球FBGA
54球FBGA
*实际FBGA最热显示在60页，
61.
概述
256MB的SDRAM是高速CMOS ，
包含动态随机存取存储器
268435456位。它是在内部配置为四核
银行DRAM与同步接口（所有信号
被登记在时钟信号的上升沿，则
CLK ） 。每X4的67,108,864位银行是奥尔加
认列之为8,192行通过2048列由
4比特。每X8的67,108,864位银行是奥尔加
认列之为8,192行通过1024列由8位。每
在X16的67,108,864位银行的组织结构8,192
行了512列16位。
读取和写入访问到SDRAM是迸发
导向;存取开始在一个选定的位置和
持续的地点在一个设定的号码
编程序列。访问开始的寄存器
积极的命令，这是随后的tration
通过读或写命令。地址位寄存器
羊羔暗合了ACTIVE命令使用
选择银行和行访问（ BA0 ， BA1
选择银行; A0 - A12选择行） 。地址
位注册暗合了读或写的COM
命令是用来选择起始列位置
对于突发的访问。
在SDRAM提供了可编程只读或
的1 ，2，4 ，或8个位置，或全写入脉冲串长度
页面上，一阵终止选项。自动预充电
功能可被使能，以提供一个自定时排
预充电是在脉冲结束时启动的SE-
quence 。
256MB的SDRAM采用内部管线AR-
构以实现高速操作。这AR-
民族形式与预取的2n个规则兼容
体系结构，但它也可以使列地址到
在每个时钟周期被改变，以实现高
速，完全随机访问。预充电一家银行
在访问其他三家银行的人会隐藏
预充电周期，并提供无缝的，高
速度，随机存取操作。
256MB的SDRAM设计为3.3V操作
内存系统。提供了一种自动刷新模式中，
随着节电，省电模式。所有IN-
看跌期权和输出是LVTTL兼容。
SDRAM的报价在DRAM重大进展能操作
阿婷的性能，包括同步系统的能力
nously在高数据速率的自动突发数据
列地址的产生，对交织的能力
之间的内部银行隐藏预充电时间，
的能力，随意改变地址栏
关于在一个脉冲串存取的每个时钟周期。
PDF ： 09005aef8091e6d1 /来源： 09005aef8091e6a8
256MSDRAM.pmd - 修订版H;酒馆。 02/05
4
美光科技公司保留更改产品或规格，恕不另行通知。
© 2003美光科技公司保留所有权利。
MICRON [ MICRON TECHNOLOGY ]
