128MB : X4,X8 , X16
SDRAM
128Mb的SDRAM型号一览
产品型号
MT48LC32M4A2TG
MT48LC32M4A2FC*
MT48LC32M4A2FB*
MT48LC16M8A2TG
MT48LC16M8A2FC*
MT48LC16M8A2FB*
MT48LC8M16A2TG
架构
32梅格×4
32梅格×4
32梅格×4
梅格16 ×8
梅格16 ×8
梅格16 ×8
8梅格×16
*为FBGA器件标识表见第59页。
概述
美光
®
128Mb的SDRAM是高速CMOS ,
含134217728动态随机存取存储器
位。它在内部配置为四银行DRAM
具有同步接口(所有信号被登记在
该时钟信号的上升沿时,CLK ) 。每X4的
33554432位银行的组织结构4096行由2048
列由4比特。每X8的33554432位的银行是
组织为4096行通过1024列由8位。每
在X16的33554432位银行的组织结构4096
行了512列16位。
读取和写入访问到SDRAM被爆ori-
ented ;存取开始在一个选定的位置,并继续
对于地点在编程设定的号码
序列。访问开始时的注册AC-
TIVE命令,然后接着是读或
写命令。地址位注册coinci-
凹痕与ACTIVE命令用于选择
银行和行访问( BA0 , BA1选择银行;
A0 -A11选择行) 。地址位注册
暗合了读或写命令使用
选择用于脉冲串的起始列位置
访问。
在SDRAM提供了可编程只读
或写突发的长度1 , 2 ,4或8的位置,或
整页,带有一阵终止选项。自动
预充电功能可被使能,以提供一个自
定时行预充电时的结尾开始了
爆序列。
128MB的SDRAM采用内部管线
体系结构来实现高速操作。这
体系结构是与预取的2n个规则兼容
体系结构,但它也可以使列地址是
改变在每个时钟周期,实现了高速,
完全随机访问。预充电一家银行,而访问 -
荷兰国际集团的其他三个银行之一,将隐藏预充电
周期并提供无缝高速,随机存取
操作。
128MB的SDRAM设计为3.3V操作
内存系统。自动刷新模式设置,沿
以节电,省电模式。所有的输入和
输出是LVTTL兼容。
SDRAM的报价在DRAM重大进展operat-
水性能,包括能够同步
在高数据速率的自动柱分离突发数据
地址生成,会期之间交错的能力
为了隐藏预充电时间和ternal银行
能力随意改变每一列上的地址
在一个脉冲串存取的时钟周期。
128MB : X4,X8 , X16 SDRAM
128MSDRAM_E.p65 - 英文内容;酒馆。 1/02
3
美光科技公司保留更改产品或规格,恕不另行通知。
© 2001年,美光科技公司