128MB ： X4，X8 ， X16
SDRAM
CAS延迟
CAS延迟是延迟，时钟周期之间，
一个READ命令和可用性的注册
在第一个科幻片的输出数据。该延迟可以被设置为
两个或三个时钟。
如果读命令注册在时钟边沿
n,
和
该延迟
m
时钟，该数据将提供由时钟
EDGE
N + M 。
DQS的开始驾驶作为结果
时钟边缘在一个周期之前（正
+ m
- 1） ，并提供该
有关访问时间得到满足，该数据将是有效的
时钟边沿
N + M 。
例如，假定该时钟
周期时间是这样的，所有相关的存取时间都满足，
如果一个READ命令被记录在T0和延迟是
编程为两个时钟， DQS的开始开车
后T1和数据将是有效的通过T 2 ，如图
下面的图2中。表2表示操作frequen-
连锁商店在每个CAS等待时间的设置都可以使用。
保留的国家不应该被用来作为OP-未知
关合作或不符合未来的版本
可能的结果。
T0
CLK
命令
T1
T2
T3
经营模式
在正常的操作模式是通过将M7
和M8到零;值的M7中的其它组合
和M8是为以后的使用和/或测试模式保留。
编程的突发长度适用于读取和
写突发。
测试模式和保留的国家不应该被使用
因为未知的操作或不符合fu-
TURE版本可能会导致。
写突发模式
当M9 = 0时，突发长度，通过编程
M0 -M2适用于读取和写入阵阵;当
M9 = 1，则编程脉冲串长度适用于
阅读阵阵，但写访问是单一地点
（非突发）的访问。
表2
CAS延迟
允许工作
频率（MHz）
速度
-7E
-75
-8E
CAS
延时= 2
≤
133
≤
100
≤
100
CAS
延时= 3
≤
143
≤
133
≤
125
读
NOP
TLZ
NOP
TOH
D
OUT
DQ
TAC
CAS延时= 2
T0
CLK
命令
T1
T2
T3
T4
读
NOP
NOP
TLZ
NOP
TOH
D
OUT
DQ
TAC
CAS延时= 3
不在乎
未定义
图2
CAS延迟
128MB ： X4，X8 ， X16 SDRAM
128MSDRAM_E.p65 - 英文内容;酒馆。 1/02
11
美光科技公司保留更改产品或规格，恕不另行通知。
© 2001年，美光科技公司
MICRON [ MICRON TECHNOLOGY ]
