梅格16 ×4
EDO DRAM
DRAM
特点
•单+ 3.3V ± 0.3V电源
•工业标准引脚排列X4 ，时间，功能，
和包
• 12行， 12列地址（ H9 ）或
13行， 11列地址（G3）
•高性能CMOS硅栅工艺
•所有输入，输出和时钟LVTTL ，相容
IBLE
•扩展数据输出（ EDO ）页模式访问
•可选的自刷新（ S）的低功耗数据
保留
• 4096周期CAS ＃ -before - RAS ＃ （ CBR ）刷新
分布在64毫秒
MT4LC16M4G3 ， MT4LC16M4H9
引脚配置（顶视图）
32引脚SOJ
V
CC
DQ0
DQ1
NC
NC
NC
NC
WE＃
RAS ＃
A0
A1
A2
A3
A4
A5
V
CC
32针TSOP
V
CC
DQ0
DQ1
NC
NC
NC
NC
WE＃
RAS ＃
A0
A1
A2
A3
A4
A5
V
CC
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
32
31
30
29
28
27
26
25
24
23
22
21
20
19
18
17
VSS
DQ3
DQ2
NC
NC
NC
CAS ＃
OE ＃
NC/A12**
A11
A10
A9
A8
A7
A6
VSS
选项
•刷新寻址
4096 （ 4K ）行
8,192 （ 8K ）行
•塑料封装
32引脚SOJ （ 400万）
32针TSOP （ 400万）
•时机
为50ns存取
60ns的访问
•刷新率
标准刷新
自刷新（ 128ms的时间段）
记号
H9
G3
DJ
TG
-5
-6
无
S*
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
32
31
30
29
28
27
26
25
24
23
22
21
20
19
18
17
VSS
DQ3
DQ2
NC
NC
NC
CAS ＃
OE ＃
NC/A12**
A11
A10
A9
A8
A7
A6
VSS
** NC对H9版本， A12的G3版
16 MEG ×4 EDO DRAM型号一览
产品型号
MT4LC16M4H9DJ-x
MT4LC16M4H9DJ -个S
MT4LC16M4H9TG-x
MT4LC16M4H9TG -个S
MT4LC16M4G3DJ-x
MT4LC16M4G3DJ -个S
MT4LC16M4G3TG-x
MT4LC16M4G3TG -个S
X =速度
刷新
地址
4K
4K
4K
4K
8K
8K
8K
8K
包
SOJ
SOJ
TSOP
TSOP
SOJ
SOJ
TSOP
TSOP
刷新
标准
自
标准
自
标准
自
标准
自
注意：
1. 16兆×4 EDO DRAM基数
与众不同的产品在一个地方 -
MT4LC16M4H9 。第五个字段区分
地址祭H9 4K指定地址和
G3 8K指定的地址。
2. “＃”符号表示信号为低电平有效。
*联系工厂的可用性
产品编号举例：
概述
16梅格×4的DRAM是一种高速CMOS ，
包含动态随机存取存储器设备
67108864位和设计，从3V至
3.6V 。该MT4LC16M4H9和MT4LC16M4G3是
功能组织为16777216的位置CON-
泰宁每4比特。在16777216的内存位置
被布置在4096行× 4096列上的H9
通过在G3 2048列版本和8,192行
版本。在读或写周期，每个位置
MT4LC16M4H9DJ-6
关键时序参数
速度
-5
-6
t
RC
t
RAC
t
PC
t
AA
t
CAC
t
CAS
84ns
104ns
50ns
60ns
20ns
25ns
25ns
30ns
13ns
15ns
8ns
10ns
16梅格×4 EDO DRAM
D22_2.p65 - 修订版5/00
1
美光科技公司保留更改产品或规格，恕不另行通知。
© 2000年，美光科技公司
MICRON [ MICRON TECHNOLOGY ]
