8 MEG ×8
EDO DRAM
EDO页模式（续）
其它周期中，输出都在禁止
t
之后，关断时间
RAS ＃和CAS ＃是高还是处
t
之后，我们WHZ ＃跃迁
系统蒸发散低。该
t
OFF时间是从上升沿引用
的RAS ＃或CAS ＃边缘，以先到为准最后。 WE＃可以
还执行禁止输出的功能
在一定条件下驱动，如图2中所示。
EDO -PAGE -MODE操作总是启动
同一个行地址选通，在由RAS ＃信号，
接着是列地址选通，在按CAS ＃
就像对于单一位置访问。但是，之后，又
然后在行内quent列位置可以是
在页模式下的周期时间访问。这是accom-
通过骑自行车CAS＃ plished按住RAS ＃ LOW和
进入每个CAS＃周期新的列地址。
返回RAS ＃拉高可以终止EDO -PAGE -MODE
操作。
涵盖的所有行。在CBR刷新周期将调用
自动RAS ＃寻址内部的刷新计数器
ING 。另外， RAS ＃ - 只有REFRESH能力
本质上提供的。但是，在该方法中，一些
兼容性问题可能会变得明显。为前
充足的，无论是C2和P4版本需要4096 CBR
REFRESH周期，但每个都需要不同数目的
RAS ＃ - 只更新周期（ C2 = 4096和P4 =
8,192 ） 。 JEDEC强烈建议使用CBR的
刷新此设备。
一个可选的自刷新模式也可在
“S”版本。自刷新功能在启动
执行CBR刷新周期并持有RAS ＃
低为指定
t
RASS 。在“S ”选项允许
的128ms的一段时期，或每行31.25μs为一
4K刷新和每行15.625μs为8K刷新时，
采用分布式CBR刷新。这个刷新速度可以
在正常操作期间被应用，以及在
待机或电池备份模式。
自刷新模式时，通过驱动RAS＃终止
高对的最小时间
t
RPS 。该延迟允许
结束所有的内部刷新周期中可能
在过程中的RAS ＃低到高的时间
过渡。如果该DRAM控制器采用分布式
CBR刷新序列，则不需要刷新突发
在退出自刷新。然而，如果在DRAM
控制器采用了RAS ＃ - 只或突发CBR刷新
序列，所有1024行必须使用刷新
最低
t
恢复正常的RC刷新率之前
操作。
DRAM刷新
供电电压必须保持在所述试样
田间的水平，并且刷新要求，必须在满足
命令保留在DRAM中存储的数据。刷新
要求通过刷新所有8,192行（ P4 ）满足
或所有4096行（C2），所述DRAM阵列中至少有一次
每64毫秒。推荐的步骤是执行
4096 CBR刷新周期，无论是均匀分布的，或
分组阵阵，每64毫秒。该MT4LC8M8P4 IN-
ternally刷新两排，每CBR的周期，而
在MT4LC8M8C2刷新一行，每CBR
周期。因此，无论使用哪种设备，执行4096 CBR循环
RAS ＃
V IH
V IL
CAS ＃
V IH
V IL
ADDR
V IH
V IL
ROW
列（ A）
列（ B）
柱（ C）
COLUMN （ D）
DQ V IOH
V IOL
开放
有效数据（ A）
t
WHZ
有效数据（ B）
tWHZ
输入数据（ C）
WE＃
V IH
V IL
V IH
V IL
tWPZ
OE ＃
DQS的进入高阻如果WE＃跌倒，如果
t
WPZ得到满足，
将保持高阻直至CAS ＃变低，
WE ＃高（即，直到读周期开始） 。
可以用WE ＃禁用DQS的准备
在早期的写周期的输入数据。 DQS的
将保持高阻直至CAS ＃变低，
WE ＃高（即，直到读周期开始） 。
不在乎
未定义
图2
WE＃控制的DQS
8梅格×8 EDO DRAM
D20_2.p65 - 修订版5/00
4
美光科技公司保留更改产品或规格，恕不另行通知。
© 2000年，美光科技公司
MICRON [ MICRON TECHNOLOGY ]
