8 MEG ×8
EDO DRAM
DRAM
特点
•单+ 3.3V ± 0.3V电源
•工业标准引脚排列X8 ，时间，功能，
和包
• 12行， 11列地址（C ）或
13行， 10列地址（ P4）的
•高性能CMOS硅栅工艺
•所有输入，输出和时钟LVTTL-
兼容
•扩展数据输出（ EDO ）页模式访问
• 4096周期CAS ＃ -before - RAS ＃ （ CBR ）刷新
分布在64毫秒
•可选的自刷新（ S）的低功耗数据
保留
MT4LC8M8P4 ， MT4LC8M8C2
引脚配置（顶视图）
32引脚SOJ
V
CC
DQ0
DQ1
DQ2
DQ3
NC
V
CC
WE＃
RAS ＃
A0
A1
A2
A3
A4
A5
V
CC
32针TSOP
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
32
31
30
29
28
27
26
25
24
23
22
21
20
19
18
17
V
SS
DQ7
DQ6
DQ5
DQ4
V
SS
CAS ＃
OE ＃
NC/A12**
A11
A10
A9
A8
A7
A6
V
SS
选项
•刷新寻址
4096 （ 4K ）行
8,192 （ 8K ）行
•塑料封装
32引脚SOJ （ 400万）
32针TSOP （ 400万）
•时机
为50ns存取
60ns的访问
•刷新率
标准的刷新（ 64ms的周期）
自刷新（ 128ms的时间段）
记号
C2
P4
DJ
TG
-5
-6
无
S*
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
32
31
30
29
28
27
26
25
24
23
22
21
20
19
18
17
V
CC
V
SS
DQ0
DQ7
DQ1
DQ6
DQ2
DQ5
DQ3
DQ4
NC
VSS
V
CC
CAS ＃
WE＃
RAS ＃
OE ＃
NC/A12**
A0
A1
A11
A2
A10
A3
A9
A4
A8
A5
A7
V
CC
A6
V
SS
** NC的C2版和A12的P4版
8 MEG ×8 EDO DRAM型号一览
产品型号
MT4LC8M8C2DJ-x
MT4LC8M8C2DJ -个S
MT4LC8M8C2TG-x
MT4LC8M8C2TG -个S
MT4LC8M8P4DJ-x
MT4LC8M8P4DJ -个S
MT4LC8M8P4TG-x
MT4LC8M8P4TG -个S
X =速度
刷新
地址
4K
4K
4K
4K
8K
8K
8K
8K
包刷新
SOJ
SOJ
TSOP
TSOP
SOJ
SOJ
TSOP
TSOP
标准
自
标准
自
标准
自
标准
自
注意：
1. 8梅格×8 EDO DRAM基数
与众不同的产品在一个地方 -
MT4LC8M8C2 。第五个字段区分
地址祭C2指定4K地址和
P4 8K指定的地址。
2. “＃”符号表示信号为低电平有效。
*联系工厂的可用性
产品编号举例：
概述
8梅格×8的DRAM是一个高速CMOS ，镝
含动力学随机存取存储器设备
67108864位和设计，从3V至
3.6V 。该MT4LC8M8C2和MT4LC8M8P4的功能
组织倚重含8,388,608地点
每个8位。该8,388,608存储器单元
安排在4096行× 2048列的C2
通过对P4 1024列版本和8,192行
版本。在读或写周期，每个位置
MT4LC8M8C2DJ-5
关键时序参数
速度
-5
-6
t
RC
t
RAC
t
PC
t
AA
t
CAC
t
CAS
84ns
104ns
50ns
60ns
20ns
25ns
25ns
30ns
13ns
15ns
8ns
10ns
8梅格×8 EDO DRAM
D20_2.p65 - 修订版5/00
1
美光科技公司保留更改产品或规格，恕不另行通知。
© 2000年，美光科技公司
MICRON [ MICRON TECHNOLOGY ]
