ADVANCE
‡
4 MEG ×8 ， 4的MEG ×9 ， 2的MEG ×18 ， 1的MEG ×36
1.8V V
DD
， HSTL ， QDRIIb2 SRAM
36MB QDR
™
II SRAM
2字突发
特点
• DLL电路，用于精确的输出数据放置
MT54W4MH8B
MT54W4MH9B
MT54W2MH18B
MT54W1MH36B
图1
165球FBGA
•单独的独立读写数据端口
并发交易
• 100 ％的总线利用率DDR的读写
手术
•快速时钟到有效数据时代
•完整的数据一致性，提供最新的数据
•低DDR成交面积双刻度爆计数器
•在读写端口双倍数据速率操作
•两个输入时钟（K和K ＃ ）用于精确DDR定时
仅在时钟上升沿
•两个输出时钟（ C和C ＃ ）进行精确的飞行时间
和时钟歪斜匹配的时钟和数据交付
一起向接收设备
•单地址总线
•易于深度扩展简单的控制逻辑
•内部自定时写入注册
• + 1.8V内核和HSTL I / O
•时钟停止功能
•仅为15mm× 17毫米， 1mm节距， 11 ×15的网格FBGA
包
•用户可编程输出阻抗
• JTAG边界扫描
有效的部件号
产品型号
MT54W4MH8BF-xx
MT54W4MH9BF-xx
MT54W2MH18BF-xx
MT54W1MH36BF-xx
描述
4梅格×8 ， QDRIIb2 FBGA
4梅格×9 ， QDRIIb2 FBGA
2梅格×18 ， QDRIIb2 FBGA
1梅格×36 ， QDRIIb2 FBGA
选项
•时钟周期时序
为4ns （ 250兆赫）
为5ns （ 200兆赫）
为6ns （ 167兆赫）
7.5ns （ 133兆赫）
•配置
4梅格×8
4梅格×9
2梅格×18
1梅格×36
•包
165球15毫米x17毫米FBGA
注意：
记号
1
-4
-5
-6
-7.5
MT54W4MH8B
MT54W4MH9B
MT54W2MH18B
MT54W1MH36B
F
1.最热指南的FBGA封装器件可以发现
关于美光科技公司的Web站点HTTP ： //www.micron.com/number-
美光
®
QDR ™II （四倍数据速率™ ）同步的
理性，流水线突发SRAM采用高速，低
功耗CMOS设计采用先进的CMOS 6T
流程。
在QDR架构包含两个独立的DDR
（双倍数据速率）端口来存取存储器阵列。
读端口有专用的数据输出来支持
读取操作。写端口有专用的数据
输入来支持写操作。这种架构
省去了用于高速总线的周转。
访问每个端口使用共同完成
地址总线。对于地址的读取和写入操作被锁定
上的K和K ＃输入时钟的上升沿， respec-
tively 。每个地址位置与两个相关联的
话突发依次移入或移出器件。
概述
36MB ： 1.8V V
DD
， HSTL ， QDRIIb2 SRAM
MT54W2MH18B_A.fm - 修订版9/02
1
美光科技公司保留更改产品或规格，恕不另行通知。
© 2002年，美光科技公司
‡
制品
和规格此讨论评估和仅供参考，并有可能改变由
MICRON ，恕不另行通知。仅保证产品美光符合Micron的生产数据表规格。
MICRON [ MICRON TECHNOLOGY ]
