MT8926
引脚说明（续）
针＃
13
名字
C2i
描述
2.048 MHz的时钟输入。
这个输入接受一个2.048MHz的时钟信号，它是用来
时钟ST-总线控制和数据流进和流出的PMAC的。参见图13和
14，用于计时信息。
系统地。
电源电压输入（ + 5V） 。
复位输入。
要高的正常运行。
MT8926将暂停。
的时候低，功能
14
15
16
17
V
SS
V
DD
RESET
FDLI
基金数据链路输入。
这个输入接受一个4千比特/秒。设施数据链路发射
信号，该信号被发送回出透明上FDLo如果面向消息的信号
允许发送（即PMAC控制字位0 ， FDLEn ，低） 。该信号是
没有移入PMAC 。如果面向比特的消息被启用（ FDLEn高） ，数据上
该输入将不会被路由到FDLo （见引脚18 ， FDLo ，下同） 。
设备数据链路层的输出。
当面向比特的消息被启用（即PMAC
控制字位0 ， FDLEn ，高） ，在发送BOM寄存器的数据将被追加
到1111 1111 （ FF ）标志，并同步输出设备的在此输出。输出定时
该信号示于图18中。当面向比特的消息传送被禁止（ FDLEn
低） ，在FDLI引脚接收到的数据发送回了透明的在销（它不是
重新计时） 。参见图19定时信息。
1秒输出。
从ST总线F0i信号得到一个一第二定时信号是
输出该引脚上。输出是低电平0.5秒和高为0.5秒。它可以是
作为一个中断源产生T1.403面向消息的业绩报告。
参见图16定时信息。
中断请求输出。
开漏输出要被外部连接到
V
DD
通过一个上拉电阻。该PMAC将拉动该引脚为低电平断言中断
请求。中断事件和它们的分组在表16和17的IRQ描述
发布通过第1位（中断应答 - INTA ）的PMAC控制字
低。一旦INTA被设置，一个特定组的所有中断信号必须无效
之前，该组的下一个中断可以断言IRQ 。参见图17的功能
定时信息。
内部连接。
必须悬空的正常运行。
系统地。
内部连接。
必须悬空的正常运行。
数据ST -BUS输出。
2.048兆位/秒。串行输出流，其中包含24个
PCM或数据信道将在T1中继传输。该数据流是
从任一输入DSTi0 （正常模式）或输入DSTi1 （负载环复
模式）。要么正常或有效载荷环回模式的选择是通过由
环回控制字。此输出应连接MT8976来DSTI /
77.当环回控制字设置为线路环回代码生成， 24
PCM通道将包含线路环回激活或停用码流。看
图14为定时信息。
数据ST -BUS输入0 。
2.048兆位/秒。串行输入数据流，其中包含24个
PCM或数据通道要在普通模式下， T1中继传输。该输入
应连接至系统侧输出流。
数据ST- BUS输入1 。
2.048兆位/秒。串行输入数据流，其中包含24个
PCM或数据通道将在T1中继中的有效载荷环回模式传输。
这个输入端应连接到MT8976 / 77的DSTO 。
内部连接。
必须连接到V
SS
以进行正常操作。
电源电压输入（ + 5V） 。
18
FDLo
19
1SEC
20
IRQ
21
22
23
24
IC
V
SS
IC
DSTO
25
DSTi0
26
DSTi1
27
28
IC
V
DD
4-5
MITEL [ MITEL NETWORKS CORPORATION ]
