超前信息
可变延迟模式
在这种模式下，延迟时间为仅依赖于
源和目标信道的组合及
它不依赖于输入和输出数据流。
最小延迟可实现在MT89L85
设备为3个时隙。在MT89L85装置中，所述
即信息是在相同的信道输出
位置信息被输入（位置n ） ，
相对于框架脉冲，都将在下面的输出
帧（通道n ，帧n + 1 ） 。同样的，如果出现
输入信道必须在两个输出
渠道后续第（n + 1和n + 2）的通道
位置的信息输入。
后的信息切换到第三时隙
输入已输入的装置（例如，输入
通道0输出通道或3通道输入30〜
输出信道1）中，始终输出三个通道
后来。
任何开关CON组fi guration ，提供三
输入和输出通道之间的多个时隙，
将具有通过延迟等于差
之间的输出和输入通道;即，在
通过延迟将小于一帧。表1
显示了可能的延迟在MT89L85设备
可变延迟模式：
输入
通道
n
n
产量
通道
中m = n ， n + 1个或
n+2
m>n+2
MT89L85
概括地说，从输入帧N的任何输入时隙
将始终切换到目标时隙上
输出帧N + 2 。在不断的延迟模式下，
设备的吞吐量延迟是根据计算出的
下式：
DELAY = 32 + （ 32 - IN） + （ OUT - 1 ） ];
（在时隙数表示）
其中：
IN是输入时隙的数目
（从1到32）。
OUT为输出时隙的数目
（从1到32）。
微处理器端口
该MT89L85微处理器端口引脚都有
与敏迪MT8985数字交换机的兼容性
设备提供了一个非多路复用总线结构。
并行端口由一个8位的并行数据总线的
（ D0-D7 ），六地址输入线（A0 - A5）和四
控制线（ CS，DS， R / W和DTA） 。这种并行
微创允许访问控制寄存器，
连接存储器高，连接内存低
和数据存储器。所有地点都读/写
除了数据存储器只能被读取。
从微创向连接访问
存储器和数据存储器的复用
从输入和输出TDM端口的访问。这
可引起可变数据确认延迟（ DTA） 。
A5
0
1
1
1
1
1
1
1
1
A4
0
0
0
•
•
•
•
•
1
A3
0
0
0
•
•
•
•
•
1
A2
0
0
0
•
•
•
•
•
1
A1
0
0
0
•
•
•
•
•
1
A0
0
0
1
•
•
•
•
•
1
位置
控制寄存器
通道0
通道1
•
•
•
•
•
通道31
吞吐量延迟
M-N + 32个时隙
米 - 正时隙
n
m<n
32- （ N-M）个时隙
表1 - 通道延迟的可变延迟
模式
恒延迟模式
在这种模式下帧的完整性被维持在所有
通过利用多个开关CON连接gurations
数据缓冲内存技术，其中输入通道
帧期间写入任何缓冲器的N值将
在帧N + 2读出。在MT89L85中，
最小吞吐量延迟实现，能够在恒压
延迟模式将是32个时隙;例如，当
输入的32个时隙（信道31）被切换到输出
时隙1（信道0）。同样地，最大延迟
实现时的网络连接第一个时隙中的一个帧
（通道0）切换到上一个时隙中的
帧（信道31 ），因此在第94个时隙
延时。
图3 - 地址存储器映射
注： "x"无所谓
软件控制
微处理器接口上的地址线
给访问MT89L85内部寄存器和
回忆。如果A5 ， A1 ， A0地址线输入是
低，则MT89L85内部控制寄存器是
处理（参见图3）。如果A5的输入线为高电平，
然后将剩余的地址输入线用于
32地点选择内存小节
对应于每个输入或通道的数量
输出流。由于在控制寄存器解释
2-5
MITEL [ MITEL NETWORKS CORPORATION ]
