CMOS
串行到并行转换
该MT9085可以被配置成执行串行到
通过把马华引脚为低电平并行转换。一
单个PAC将接受1024个通道上的32或16
串行数据流，并输出所述数据到并行
总线，如图8 。
上的串行输入数据流中的数据可以被时钟
在2.048兆位/秒或4.096 Mbit / s的通过设置
适当的水平上的2 / 4S引脚。见图16
17时序的详细信息。
数据逐个从并行总线与C16上
时钟（见图18时序详细） 。并行
输出总线将积极推动两C16时钟
时期， MCB被拉高。数据与输出
每一秒时钟的上升沿。设置MCB低
使输出驱动器只有一个C16时钟
期间在任何特定的并行信道时隙。该
系统帧之间的实际相位关系
边界和并行输出时隙的影响
通过对CKD的输入电平有效（参见图
7）。在输出时序灵活性允许委员会能
可轻松连接到SMX在1024和2048
通道配置。指的是应用程序
该数据表的详细信息部分。
通过PAC的延迟大约是
当该设备被配置为ST-总线通道
2.048 Mbit / s的串口速率。在4.096 Mbit / s的模式，
的延迟等于大约8 -C 4时钟
周期。
时序和帧信号
的PAC需要两个时钟信号。一个16.384 MHz的
主时钟（C16） ，用于时钟输入和输出数据的
并行总线上的设备。一个4.096 MHz时钟
（ C4I ） ，相位锁定C16i ，时钟在帧
脉搏。后正C16i立即边缘
C4I下降沿其中钟表F0i定义
内部帧边界。两个独立的时钟
该MT9085 ，以输入许可证同步
其中，帧脉冲是来自系统定时
从4.096 MHz的时钟。
该委员会产生，需要将所有的帧信号
建设一个1024通道或2048通道交换机
矩阵使用SMX 。该DFPo信号被用作
成帧信号用于SMXs操作为数据
内存。该CFPO用于同步连接
在一个典型的1K或2K开关内存时序
应用程序（参见本应用区
数据表以了解更多信息） 。两者的定时
DFPo和CFPO信号受到水平
上认定的CKD的输入，如图15 。
MT9085
在PAC输出ST- BUS定时信号， F0o ， C 20
和-C 40源自C16i 。的相位关系
通过F0i并建立了帧边界之间
F0o示于图4和图5 。
应用
1024路数字时空切换
一个1024通道串行时空数字交换机
设计示于图9 。
主开关功能是通过完成
2 MT9080s （ SMXs ） 。一SMX设置在操作
数据存储模式和第二用作
连接内存。请参考SMX数据表
有关此配置的详细信息。串行
到并行转换功能由PAC的设置
配置为2.048兆比特/秒的操作（2 / 4S = 0）。该
MCB输入此PAC被拉高，以保证数据
由PAC输出满足输入SMX建立和保持
要求。 PAC ＃2进行并行到串行
功能; MCA设定为高。在此输入MCB
设备被设置为低，以允许数据被移入与
C16的下降沿。
主要的定时源产生16.384MHz的
时钟相位锁定到4.096MHz时钟。该
帧信号输入到PAC ＃1 F0i应满足
在此数据的图13中指定的要求
表。在某些应用中的高手16.384
MHz振荡器用于系统计时， C4I和
F0i时钟可以直接从它派生。在
应用场合4.096 MHz的时钟信号
可用的，则可以生成16.384 MHz的时钟
使用一个锁相环。
通过产生用于两个SMXs成帧信号
PAC ＃ 1 。 DFPo被连接到数据的FP输入
内存。 CFPO相连的对FP输入
连接内存。
PAC ＃2构成为
执行到串行转换并行。
该DFPo和CFPO信号，确保所有时间
要与界面SMXs要求
在政治行动委员会得到满足，而输入和输出的串行
帧对准。
通过交换机的最大延迟是
大约一帧加上两个串行通道
当SMX ＃ 1的数据存储器模式1操作。
当SMX是数据存储模式2操作，
的最大延迟是两帧。在这种情况下，该
通道双缓冲;帧的完整性是
保持所有的开关配置。
2-133
MITEL [ MITEL NETWORKS CORPORATION ]
