初步信息
对于ST- BUS操作（即，当一个有效的ST- BUS
帧脉冲被施加到F0i输入）的比特率，在
2.048兆赫，内部由主机产生
时钟输入的MCLK引脚。在BCLK和ENA
输入将被忽略。数据锁存到ADPCMi
脚，其出现在四分之三的比特位置
MCLK的比特中的第二个上升沿（ C4I ）
小区边界。输出数据，就ADPCMo ，由
可在MCLK （ C4I ）的范围内的第一个下降沿
的位单元的边界。请参考图13 。
ADPCM字的位置，在ST- BUS框架内，
由施加在ENS的逻辑状态管辖
输入引脚。参照图4 ，当ENS = 0，则
ADPCM的话被放置在信道2，而当
ENS = 1的ADPCM的话被放置在信道3 。
不同的是PCM字节的ADPCM永不言
驻留在ST-总线通道0或1个时隙内。
PCM端口操作（ DSTI ， DSTO ， ENB1 ， ENB2 ）
该PCM端口由DSTI ， DSTO ， ENB1和
ENB2 。 PCM接口的功能是几乎相同
既ST-总线和SSI操作，不同之处
从其中BCLK信号推导和是否
在内部生成启用闪光灯或
从外部采购。
对PCM八位两个通道都调过来
DSTI / DSTO在通道中的位时钟速率
MT9125
通过对输入选通脉冲在ENB1和ENB2定义的时间
或者通过内部产生的时隙。
对于ST- BUS操作， （即，当一个有效的ST- BUS
帧脉冲被施加到F0i输入）的比特率，在
2.048兆赫，内部由主机产生
时钟输入的MCLK引脚。在BCLK和ENA
输入将被忽略。 ST- BUS时隙分配
还内部产生的，并且可以编程
入通道0和通道1或进入通道2和3同
在ENS输入引脚。请参考图4，在此模式下
ENB1和ENB2输入由器件忽略。
解码后的信道的时隙（0和1或2和3）
将变为可用，随着2.048 MHz的位
时钟，在EN1 ， EN2和C 20 ，用于控制编解码器
如图所示，在应用部设备（参阅
图7和图11）。数据锁存到DSTI
脚，其出现在四分之三的比特位置
MCLK的比特中的第二个上升沿（ C4I ）
小区边界。输出数据，就DSTO ，由
可在MCLK （ C4I ）的范围内的第一个下降沿
的位单元的边界。请参考图12 。
对于SSI操作， （例如，当F0i不断绑
到V
SS
）的比特率是通过对输入时钟提出设置
在BCLK引脚。数据传送的比特时钟
率（BCLK ），在B1和B2信道作为
通过选通输入ENB1和ENB2定义，
分别。需要注意的是ENB1和ENB2也
用作取景投入的内部操作
8位
ENB1
8位
ENB2
DSTI / O
B1通道
B2通道
4位
4位
ENA
4位
4位
B1
ADPCMi / O
B2
B1
B2
通常ENA是从哪个驱动ENB1或ENB2输入相同的选通脉冲而得。然而，只要ENA
在8个周期的BCLK的长度，它可以定位在8 kHz的范围内的任何地方。
图3 - 的SSI模式相对时序
8-21
MITEL [ MITEL NETWORKS CORPORATION ]
